Release Readiness
25%
Release Readiness
25%
Roadmap Progress
0%
Planlı adımların tamamlanma oranı
Checklist Progress
0%
Detay görev kapanış oranı
Reports / Avg Quality
3 / 93%
Rapor sayısı / kalite ortalaması
Days To Final
103
31 Temmuz 2026 teslimine kalan gün
Teknik Eğitim ve Doğrulama Platformu
Sprint-2-4 | 4 hafta | DC, AC, transient, Monte Carlo, doğrulama matrisi
DC, AC, transient, Monte Carlo, doğrulama matrisi
Hedef: Tüm simülasyon analiz tiplerini, testbench kurulumunu ve doğrulama matrisi akışını öğrenmek.
Süre: Sprint-2 ile Sprint-4 arası (sürekli devam)
İlişkili iş paketi: WP-3 (Testbench ve ölçüm altyapısı)
Çıkış kriteri: Tüm testbench'ler kurulu, ADE Assembler'da spec limits tanımlı, TT köşesinde sonuçlar alınıyor
Analog çip tasarımında fiziksel üretim öncesi performansı doğrulamanın tek yolu simülasyondur. Şematik tasarladıktan sonra simülasyon yapmadan ilerleyemezsin. Jüri, simülasyon sonuçlarıyla tasarımını değerlendirir.
Simülasyonun iki seviyesi:
1. Şematik (pre-layout): Parasitik yok, ideal bağlantılar → İlk doğrulama
2. Post-layout (PEX): Parasitik R/C dahil → Gerçeğe en yakın sonuç
Her iki seviyede de tüm şartname kriterleri pass olmalıdır.
Ne yapar: Devrenin tüm kapasitör ve indüktansları görmezden gelerek sadece DC (sabit) çalışma noktasını hesaplar.
Çıktı: Her düğümdeki DC gerilim, her daldaki DC akım.
Projede kullanım:
- BGR-01: VREF = 1.25V doğrulaması
- BGR-02: IREF = 16 µA doğrulaması
Nasıl kurulur:
1. Testbench'te VDD = 1.8V sabit kaynak bağla
2. DC analiz çalıştır
3. VREF ve IREF düğümlerindeki değerleri oku
Ne yapar: DC analizin üzerine her transistör için detaylı parametreleri listeler.
Çıktı: Her transistör için gm, gds, Vdsat, region (çalışma bölgesi), Id gibi parametreler.
Projede kullanım:
- BGR-07: Start-up hariç tüm MOS'ların doyumda (saturation) olduğunun doğrulanması
- Region = 2 (saturation) olmalı; region = 1 (triode) veya region = 3 (cutoff) hatalı
Kontrol yöntemi:
Spectre çıktısında her transistör için:
region = 2 → Doyumda ✓
region = 1 → Triod bölgesinde ✗ (bias ayarla)
region = 3 → Kesimde ✗ (bağlantı kontrol et)
Ne yapar: Devrenin DC çalışma noktası etrafında doğrusallaştırma yaparak frekansa göre kazanç ve faz yanıtını hesaplar.
Çıktı: Bode diyagramı (kazanç vs frekans, faz vs frekans).
Projede kullanım:
- AFE-04 (S11): 0-4 GHz arasında giriş yansıma ölçümü
- BGR-06 (PSRR): 1 Hz - 10 GHz arasında besleme bastırma ölçümü
- BGR opamp: Kazanç ve faz marjı kontrolü
S11 ölçümü için AC kurulumu:
1. AFE giriş portuna AC kaynağı bağla
2. Port empedansını 50 Ω olarak tanımla
3. AC sweep: 1 MHz → 4 GHz, logaritmik veya 100 MHz adım
4. S11 = 20×log₁₀(|yansıyan/gelen|) hesapla
PSRR ölçümü için AC kurulumu:
1. VDD hattına küçük AC sinyal enjekte et (AC injection)
2. VREF çıkışındaki AC bileşeni ölç
3. AC sweep: 1 Hz → 10 GHz, logaritmik
4. PSRR = 20×log₁₀(ΔVREF/ΔVDD) hesapla
Ne yapar: Devrenin zamana göre gerçek dalga formunu hesaplar. En "gerçekçi" simülasyon tipi.
Çıktı: Gerilim/akım vs zaman grafikleri, eye diyagramı.
Projede kullanım:
- AFE-01 (Eye): PRBS veri akışıyla göz diyagramı oluşturma
- AFE-05/06 (Göz yüksekliği/genişliği): Eye ölçümü
- BGR-05 (Start-up): VDD rampa ile güvenli başlatma kontrolü
- AFE-07 (20 fF yük): Cload altında performans doğrulama
Eye diyagramı oluşturma:
1. PRBS kaynağı bağla (8 Gbps NRZ, yeterli bit sayısı)
2. Kanal modeli ekle (10 dB veya 20 dB @ 4 GHz)
3. Transient simülasyonu çalıştır (yeterli süre: en az 1000 bit)
4. Çıkış sinyalini 1 UI (125 ps) periyotlarla kat ve üst üste bindir
5. Göz açıklığını ölç
Ne yapar: Simülasyonu farklı sıcaklıklarda tekrarlayarak sıcaklık bağımlılığını analiz eder.
Projede kullanım:
- BGR-03 (TC): -40°C ile 125°C arasında VREF değişimi ölçümü
Kurulum:
1. ADE Assembler'da temp değişkenini tanımla
2. Aralık: -40°C → 125°C, 5°C veya 10°C adımla
3. Her sıcaklıkta DC analiz çalıştır
4. VREF vs sıcaklık grafiği çiz
5. TC formülüyle hesapla
Ne yapar: Simülasyonu farklı VDD değerlerinde tekrarlayarak besleme bağımlılığını analiz eder.
Projede kullanım:
- BGR-04 (Line Regulation): VDD = 1.62V → 1.98V arasında VREF değişimi
Kurulum:
1. VDD kaynağının değerini parametre olarak tanımla
2. Aralık: 1.62V → 1.98V (±10% tolerans)
3. Her VDD'de DC analiz çalıştır
4. VREF vs VDD grafiği çiz
Ne yapar: Herhangi bir tasarım parametresini belirli aralıkta değiştirerek devre yanıtını gözlemler.
Projede kullanım:
- AFE-08 (Mod geçişi): AFE_Config<0> = 0 ve 1 için ayrı simülasyon
- CTLE sıfır/kutup frekansı optimizasyonu
- Transistör boyutu (W/L) optimizasyonu
Ne yapar: Proses varyasyonlarını rastgele örnekleyerek devre performansının istatistiksel dağılımını çıkarır.
Projede kullanım (birincilik için):
- BGR VREF dağılımı (ortalama ve standart sapma)
- BGR IREF dağılımı
- BGR TC dağılımı
- 100-200 örnek yeterlidir
Kurulum:
1. ADE Assembler'da Monte Carlo analiz tipi seç
2. Process variation + mismatch seçeneklerini aç
3. Örnek sayısı: 100-200
4. Çıktı: histogram + ortalama + sigma değerleri
Her şartname isteri için bir testbench ve geçme kriteri tanımlanmıştır. Bu sisteme doğrulama matrisi denir.
| ID | İster | Testbench | Analiz Tipi | Geçme Kriteri |
|---|---|---|---|---|
| AFE-01 | 8 Gbps çalışma | tb_afe_eye | Transient + PRBS | 8 Gbps'de kararlı göz |
| AFE-02 | Kanal 10/20 dB | tb_afe_eye_channel | Transient + kanal model | İki senaryoda pass |
| AFE-03 | Terminasyon 50Ω | tb_afe_s11 | AC/port analizi | 50 Ω hedefe yakın |
| AFE-04 | S11 < -10 dB | tb_afe_s11 | AC sweep 0-4 GHz | Tüm bantta pass |
| AFE-05 | Göz yüksekliği | tb_afe_eye | Eye ölçümü | ≥ 250 mVpp,diff |
| AFE-06 | Göz genişliği | tb_afe_eye | Eye ölçümü | ≥ 0.35 UI |
| AFE-07 | 20 fF yük sürüş | tb_afe_eye | Transient | Kriterler korunur |
| AFE-08 | Mod geçişi | tb_afe_config | Param sweep | İki mod ayrı optimum |
| ID | İster | Testbench | Analiz Tipi | Geçme Kriteri |
|---|---|---|---|---|
| BGR-01 | VREF 1.25V | tb_bgr_dc | DC | VREF ≈ 1.25V |
| BGR-02 | IREF 16 µA | tb_bgr_iref | DC | IREF ≈ 16 µA |
| BGR-03 | TC ≤ 15 ppm/°C | tb_bgr_temp | Temp sweep | ≤ 15 ppm/°C |
| BGR-04 | Line regulation | tb_bgr_line | VDD sweep | Minimum değişim |
| BGR-05 | Start-up | tb_bgr_startup | Transient | Doğru denge |
| BGR-06 | PSRR < 0 dB | tb_bgr_psrr | AC injection | < 0 dB (1Hz-10GHz) |
| BGR-07 | Op region | tb_bgr_op | OP analizi | MOS'lar doyumda |
| ID | İçerik | Geçme Kriteri |
|---|---|---|
| PL-01 | AFE post-layout | AFE-01..08 kriterleri korunur |
| PL-02 | BGR post-layout | BGR-01..07 kriterleri korunur |
| PL-03 | DRC | 0 kritik hata |
| PL-04 | LVS | Match |
| PL-05 | Sch vs PEX fark | Fark tablosu raporlanır |
[Yeşil] → Pass: Değer spec sınırları içinde
[Kırmızı] → Fail: Değer spec sınırları dışında
[Sarı] → Margin: Sınıra yakın ama içinde (dikkat gerekli)
ADE Assembler sonuçları otomatik olarak tablo formatında export edilebilir. Bu tabloyu doğrudan ÖTR/DTR raporuna taşı.
Bu testler zorunlu değildir ancak yapılması puan getirir:
| Ek Test | Açıklama | Nerede Gösterilir |
|---|---|---|
| SS/FF corner göz ölçümü | AFE'nin worst-case performansı | DTR'de robustness bölümü |
| Monte Carlo (BGR) | VREF, IREF, TC dağılımı | DTR'de istatistiksel analiz |
| Supply ripple etkisi | VDD dalgalanmasının AFE eye'a etkisi | DTR'de güvenilirlik |
| Sch vs PEX tablosu | Şematik ve post-layout karşılaştırması | DTR'de zorunlu tablo |
Pass, Margin veya Risk→ Adım 7: Layout ve Fiziksel Tasarım
İlgili sözlük terimleri: Transient Analiz, AC Analiz, DC Analiz, DC Operating Point, OP Analizi, Temp Sweep, AC Sweep, Param Sweep, Monte Carlo, Corner Analizi, Testbench, ADE Assembler, Spectre, Spec Limits, Waveform, Eye Diagram, PRBS, PSRR, S11, TC
Detaylı açıklamalar için → TERIMLER_SOZLUGU.md
Bu adim, tasarimin hedefe uydugunu veriyle kanitladigin asamadir. Teknik guven burada olusur.
AFE/BGR sonuclarinin sartnameye uygunlugu bu adimda olculur.
Corner ve Monte Carlo sonuc setleri rapor gucunu artirir.
Eksik dogrulama finalde beklenmeyen teknik aciklara donusebilir.
Uygulama Notu: Analiz planini zorunlu ve opsiyonel olarak ayir; once zorunlu setleri kapat.
Konuya nereden başlayacağını, hangi sırayla ilerleyeceğini ve bu adımın gerçekten kapanıp kapanmadığını hızlıca gör.
Cevabi secip Cevabi Kontrol Et butonuna bas. Yanlis secimlerde tum siklarin altindaki aciklamalar otomatik acilir.
1. Monte Carlo analizi hangi soruya cevap verir?
2. Simülasyon ve Doğrulama adiminda ogrendigini projeye tasimak icin ilk yapman gereken nedir?