Release Readiness

25%

Roadmap Progress

Planlı adımların tamamlanma oranı

Checklist Progress

Detay görev kapanış oranı

Reports / Avg Quality

3 / 93%

Rapor sayısı / kalite ortalaması

Days To Final

103

31 Temmuz 2026 teslimine kalan gün

Teknik Eğitim ve Doğrulama Platformu

Projenin Hedefi ve Çözümlediği Problem

Bu bölümde neyi neden yaptığını, ürettiğin çıktının ne işe yaradığını ve hangi alanlarda kullanılabileceğini net şekilde görürsün.

Hangi Sorunu Çözmek İstiyoruz?

8 Gbps seviyesinde çalışan kanallarda yüksek frekans bileşenleri ciddi şekilde zayıflar ve eye diagram (göz diyagramı) kapanır.
Besleme, sıcaklık ve proses değişimleri referans devreyi etkilerse AFE blokları doğru bias (ön kutuplama) alamaz.
Sadece şematik seviyede çalışan tasarım yeterli değildir; serim (layout) sonrası da kriterlerin korunması gerekir.

8 Gbps için kararlı çalışan bir AFE (Analog Front-End) tasarımı yapmak.
1.25 V referans ve 16 µA akım üreten BGR (Bandgap Reference) tasarımını sıcaklık ve besleme değişimlerine dayanıklı hale getirmek.
Projeyi DRC/LVS temiz, post-layout kapanmış ve raporlanabilir profesyonel bir teslim paketine dönüştürmek.

AFE ve BGR bloklarının transistor seviyesinde şematiği
Top-level chip entegrasyonu
Serim (Layout) + PEX (parasitik çıkarımı) + serim sonrası (post-layout) simülasyon sonuçları
DRC/LVS signoff (nihai doğrulama) raporları
OTR (Ön Tasarım Raporu), DTR (Detay Tasarım Raporu) ve sunum seti

Yüksek hızlı analog alıcı tasarımının uçtan uca mühendislik disiplinini gösterir.
Yarışma jürisine teknik kararları ölçülebilir ve izlenebilir şekilde sunar.
Gerçek çip geliştirme süreçlerine doğrudan uyarlanabilir bir metodoloji sağlar.

Seri veri kanallarında sinyal toparlama ve giriş eşitleme için kullanılabilir.

Düşük gürültülü ve kararlı referans gerektiren analog ön uçlarda kullanılabilir.

Dijital sistem içinde analog referans ve alıcı ön uç altyapısı olarak kullanılabilir.

Şematik ve post-layout seviyesinde aynı istekleri (requirement) karşılayabilmeli
Sıcaklık aralığında TC (temperature coefficient) hedeflerini tutturmalı
Geniş bantta PSRR (besleme bastırma) performansı sağlamalı
DRC/LVS temizliğiyle üretime uygun fiziksel tasarım sunmalı
Raporlarda izlenebilirlik (ister -> test -> sonuç) zinciri net olmalı