Release Readiness
25%
Release Readiness
25%
Roadmap Progress
0%
Planlı adımların tamamlanma oranı
Checklist Progress
0%
Detay görev kapanış oranı
Reports / Avg Quality
3 / 93%
Rapor sayısı / kalite ortalaması
Days To Final
103
31 Temmuz 2026 teslimine kalan gün
Teknik Eğitim ve Doğrulama Platformu
Teknofest 2026 Analog Çip Tasarım Yarışması kapsamında karşılaşacağın teknik terimleri sadece kısa tanım olarak değil, neden önemli olduklarını ve projede nerede karşına çıktıklarını anlayarak çalışman için hazırlandı.
Önce kategori özetini oku, sonra terimin kısa anlamını kavra, en son neden önemli ve hangi kavramlarla birlikte düşünülmeli bloklarına bak. Böyle çalıştığında terimler ezber değil, proje mantığına bağlanmış bilgi haline gelir.
115 terim, 1 kategori altında toplandı. Arama kutusu ile terim, Türkçe karşılık veya açıklama içinden filtreleme yapabilirsin.
Bir terim kafanda oturmuyorsa onu tek başına değil, geçtiği blokla birlikte düşün: örneğin CTLE kanal kaybıyla, PSRR besleme gürültüsüyle, PEX ise layout sonrası farklarla anlaşılır.
Projeyi büyük resimde konumlandır
Bu grup, teknik terimlerin proje planı, yarışma süreci ve teslim mantığı içindeki yerini anlamaya yardım eder.
Çalışma ipucu: Genel terimleri süreç yönetimi tarafında kullan: ne zaman, neden, hangi aşamada karşına çıkıyor?
Projede nerede çıkar? Takvim, süreç planı, yarışma dokümanları ve proje iletişimi.
Türkçesi: Metal Oksit Yarı İletken Alan Etkili Transistör
Entegre devrelerdeki temel anahtarlama ve yükseltme elemanı.
Entegre devrelerdeki temel anahtarlama ve yükseltme elemanı. Kapı (gate) gerilimiyle kontrol edilir. Analog tasarımda yükselteç, akım kaynağı ve anahtar olarak kullanılır. Projemizdeki tüm aktif devre elemanlarının temelini oluşturur.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Entegre devrelerdeki temel anahtarlama ve yükseltme elemanı.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: N-kanallı MOSFET
Elektron taşıyıcılı transistör tipi.
Elektron taşıyıcılı transistör tipi. Pozitif kapı gerilimi ile açılır. Genellikle pull-down ağlarında, akım aynalarında ve yükselteç giriş katlarında kullanılır. PMOS'a göre daha hızlıdır (elektron mobilitesi daha yüksek).
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Elektron taşıyıcılı transistör tipi.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: P-kanallı MOSFET
Boşluk (hole) taşıyıcılı transistör tipi.
Boşluk (hole) taşıyıcılı transistör tipi. Negatif kapı gerilimi ile açılır. Genellikle pull-up ağlarında ve aktif yük olarak kullanılır. NMOS'a göre daha yavaştır ancak VDD'ye bağlı devrelerde tamamlayıcıdır.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Boşluk (hole) taşıyıcılı transistör tipi.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: İki Kutuplu Birleşim Transistörü
Baz akımıyla kontrol edilen transistör tipi.
Baz akımıyla kontrol edilen transistör tipi. BGR tasarımında VBE (baz-emiter gerilimi) sıcaklık bağımlılığı kritik rol oynar. PDK'larda genellikle parasitik BJT olarak bulunur.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Baz akımıyla kontrol edilen transistör tipi.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Baz-Emiter Gerilimi
BJT'nin baz ve emiter terminalleri arasındaki gerilim.
BJT'nin baz ve emiter terminalleri arasındaki gerilim. Sıcaklıkla ters orantılı değişir (~-2 mV/°C). BGR devresinde PTAT gerilimi ile birlikte sıcaklıktan bağımsız referans üretmek için kullanılır.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'BJT'nin baz ve emiter terminalleri arasındaki gerilim.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Kapı-Kaynak Gerilimi
MOSFET'in kapı ve kaynak terminalleri arasındaki gerilim.
MOSFET'in kapı ve kaynak terminalleri arasındaki gerilim. Transistörün açılıp kapanmasını ve çalışma bölgesini belirler. VGS > VTH olduğunda transistör iletim moduna geçer.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'MOSFET'in kapı ve kaynak terminalleri arasındaki gerilim.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Eşik Gerilimi
MOSFET'in iletmeye başladığı minimum kapı-kaynak gerilimi.
MOSFET'in iletmeye başladığı minimum kapı-kaynak gerilimi. Proses varyasyonlarından doğrudan etkilenir. TT/SS/FF köşeleri arasında değişkenlik gösterir.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'MOSFET'in iletmeye başladığı minimum kapı-kaynak gerilimi.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Doyum Çalışma Bölgesi
MOSFET'in analog yükselteç olarak çalışabildiği bölge.
MOSFET'in analog yükselteç olarak çalışabildiği bölge. VDS >= VGS - VTH koşulunda transistör doyumda çalışır ve sabit akım kaynağı gibi davranır. BGR'da start-up harici tüm MOS'ların doyumda olması gerekir (BGR-07 testi).
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'MOSFET'in analog yükselteç olarak çalışabildiği bölge.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Eşik Altı Çalışma Bölgesi
MOSFET'in VGS < VTH durumunda çok düşük akımla çalıştığı bölge.
MOSFET'in VGS < VTH durumunda çok düşük akımla çalıştığı bölge. Düşük güçlü referans devreleri için alternatif tasarım yaklaşımı. PDK'da parasitik BJT kalitesi düşükse BGR için yedek plan olarak düşünülür.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'MOSFET'in VGS < VTH durumunda çok düşük akımla çalıştığı bölge.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: İşlemsel Yükselteç
Çok yüksek kazançlı diferansiyel yükselteç.
Çok yüksek kazançlı diferansiyel yükselteç. BGR devresinde bandgap çekirdeğinin hassas gerilim kontrolünü sağlar. Kazanç ve faz marjı, PSRR performansını doğrudan etkiler.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Çok yüksek kazançlı diferansiyel yükselteç.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Akım Kopyalama/Yansıtma Devresi
Bir referans akımını başka bir dala kopyalayan transistör yapısı.
Bir referans akımını başka bir dala kopyalayan transistör yapısı. BGR'da 16 µA referans akımı (IREF) üretmek ve AFE iç bloklarına bias dağıtmak için kullanılır. Matching hassasiyeti kritiktir.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Bir referans akımını başka bir dala kopyalayan transistör yapısı.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Kademeli/Kaskat Bağlantı
İki transistörün seri bağlanmasıyla oluşan yüksek çıkış empedanslı yapı.
İki transistörün seri bağlanmasıyla oluşan yüksek çıkış empedanslı yapı. BGR'da PSRR iyileştirmek için bias yolunda kullanılır. Besleme gürültüsünü bastırma kapasitesini artırır.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'İki transistörün seri bağlanmasıyla oluşan yüksek çıkış empedanslı yapı.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Fark Sinyalli
İki iletken üzerinden birbirine ters fazlı sinyal taşıma yöntemi.
İki iletken üzerinden birbirine ters fazlı sinyal taşıma yöntemi. Ortak-mod gürültüyü bastırır. AFE'de giriş sinyali diferansiyel olarak alınır (VINP/VINN). 50 Ω terminasyon diferansiyel olarak uygulanır.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'İki iletken üzerinden birbirine ters fazlı sinyal taşıma yöntemi.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Toplam Direnç (AC ve DC bileşenli)
Bir devrenin alternatif akıma gösterdiği toplam direnç.
Bir devrenin alternatif akıma gösterdiği toplam direnç. Ohm (Ω) cinsinden ölçülür. Giriş empedansı 50 Ω hedefine yakın olmalıdır (S11 testi). Empedans uyumsuzluğu sinyal yansımalarına neden olur.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Bir devrenin alternatif akıma gösterdiği toplam direnç.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Sinyal Büyütme Oranı
Çıkış sinyalinin giriş sinyaline oranı.
Çıkış sinyalinin giriş sinyaline oranı. dB (desibel) cinsinden ifade edilir. CTLE'de 3-10 dB boost sağlanır. Opamp kazancı BGR'nun PSRR ve line regulation performansını belirler.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Çıkış sinyalinin giriş sinyaline oranı.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Frekans Çalışma Aralığı
Devrenin etkili çalışabildiği frekans aralığı.
Devrenin etkili çalışabildiği frekans aralığı. AFE'de 8 Gbps veri hızı için geniş bant gerekir. -3 dB noktası ile tanımlanır. CTLE'nin sıfır/kutup frekansları 1.5-5 GHz aralığındadır.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Devrenin etkili çalışabildiği frekans aralığı.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Faz Güvenlik Payı
Geri beslemeli devrelerin kararlılığını gösteren parametre.
Geri beslemeli devrelerin kararlılığını gösteren parametre. Derece (°) cinsinden ölçülür. 60° üzeri güvenli kabul edilir. BGR opamp'ının faz marjı PSRR performansını doğrudan etkiler.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Geri beslemeli devrelerin kararlılığını gösteren parametre.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Frekans Karakteristik Noktaları
Kutup (pole): Kazancın düşmeye başladığı frekans noktası.
Kutup (pole): Kazancın düşmeye başladığı frekans noktası. Sıfır (zero): Kazancın artmaya başladığı frekans noktası. CTLE tasarımında sıfır/kutup yerleşimi kanal kaybını telafi eder.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Kutup (pole): Kazancın düşmeye başladığı frekans noktası.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Yüksek Frekans Kazanç Artırımı
CTLE'nin yüksek frekanslardaki kazancı düşük frekanslara göre ne kadar artırdığı.
CTLE'nin yüksek frekanslardaki kazancı düşük frekanslara göre ne kadar artırdığı. 3-10 dB aralığında ayarlanabilir. Kanal kaybını telafi etmek için kullanılır.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'CTLE'nin yüksek frekanslardaki kazancı düşük frekanslara göre ne kadar artırdığı.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Sinyal Salınım Genliği
Çıkış sinyalinin tepe-tepe (peak-to-peak) gerilim değeri.
Çıkış sinyalinin tepe-tepe (peak-to-peak) gerilim değeri. Karar verici girişinde yeterli göz yüksekliği sağlamak için AFE çıkış swing'i optimize edilmelidir.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Çıkış sinyalinin tepe-tepe (peak-to-peak) gerilim değeri.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Ön Kutuplanma / Sabit Çalışma Noktası
Transistörleri doğru çalışma bölgesinde tutmak için uygulanan sabit DC gerilim veya akım.
Transistörleri doğru çalışma bölgesinde tutmak için uygulanan sabit DC gerilim veya akım. BGR, AFE'nin iç bloklarına bias akımı sağlar. Bias dağıtım ağı gürültüden korunmalıdır.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Transistörleri doğru çalışma bölgesinde tutmak için uygulanan sabit DC gerilim veya akım.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: İletim Hattı Zayıflaması
Veri kanalının (bakır hat, PCB izi) yüksek frekanslarda sinyali ne kadar zayıflattığı.
Veri kanalının (bakır hat, PCB izi) yüksek frekanslarda sinyali ne kadar zayıflattığı. dB cinsinden ölçülür. Projede iki senaryo test edilir: 10 dB ve 20 dB kayıp @ 4 GHz.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Veri kanalının (bakır hat, PCB izi) yüksek frekanslarda sinyali ne kadar zayıflattığı.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: İstenmeyen Sinyal Bozulması
Devredeki rastgele veya sistematik istenmeyen sinyal bileşenleri.
Devredeki rastgele veya sistematik istenmeyen sinyal bileşenleri. Termal gürültü, flicker gürültü ve besleme gürültüsü başlıca kaynaklar. PSRR, besleme gürültüsünün referansa etkisini ölçer.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Devredeki rastgele veya sistematik istenmeyen sinyal bileşenleri.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Besleme Hattındaki Dalgalanma
VDD hattındaki istenmeyen gerilim değişimleri.
VDD hattındaki istenmeyen gerilim değişimleri. BGR'nun PSRR performansı bu dalgalanmanın referans çıkışına ne kadar yansıdığını belirler. AFE göz diyagramını da etkileyebilir.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'VDD hattındaki istenmeyen gerilim değişimleri.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Kapasitör ile DC Ayrıştırmalı Bağlantı
DC bileşeni engelleyip sadece AC sinyali geçiren bağlantı yöntemi.
DC bileşeni engelleyip sadece AC sinyali geçiren bağlantı yöntemi. AFE girişi AC-coupled kanal sonrasından sinyal alır. Kapasitör, DC çalışma noktasını izole eder.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'DC bileşeni engelleyip sadece AC sinyali geçiren bağlantı yöntemi.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: İstenmeyen/Artık Bileşen
Layout sonrası ortaya çıkan istenmeyen direnç (R), kapasitans (C) ve indüktans (L) değerleri.
Layout sonrası ortaya çıkan istenmeyen direnç (R), kapasitans (C) ve indüktans (L) değerleri. Şematik performansı düşüren ana faktör. PEX ile çıkarılıp post-layout simülasyonda hesaba katılır.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Layout sonrası ortaya çıkan istenmeyen direnç (R), kapasitans (C) ve indüktans (L) değerleri.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Eleman Eşleşmesi
Birlikte çalışması gereken elemanların (transistör çiftleri, dirençler) birbirine ne kadar benzer olduğu.
Birlikte çalışması gereken elemanların (transistör çiftleri, dirençler) birbirine ne kadar benzer olduğu. BGR'da TC performansını, AFE'de diferansiyel dengeyi doğrudan etkiler. Common-centroid layout ile iyileştirilir.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Birlikte çalışması gereken elemanların (transistör çiftleri, dirençler) birbirine ne kadar benzer olduğu.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Analog Ön-Uç
Alıcı tarafındaki analog sinyal işleme bloğu.
Alıcı tarafındaki analog sinyal işleme bloğu. Kanal çıkışından gelen zayıf sinyali eşitleme, terminasyon ve güçlendirme ile işler. 8 Gbps NRZ veri akışı için optimize edilir. Projemizdeki iki ana bloktan biri.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Alıcı tarafındaki analog sinyal işleme bloğu.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Sürekli Zamanlı Doğrusal Eşitleyici
Yüksek frekans kaybını telafi eden analog eşitleyici yapı.
Yüksek frekans kaybını telafi eden analog eşitleyici yapı. Frekans alanında sıfır/kutup yerleştirerek kanal kaybının tersini uygular. Sıfır/kutup frekansı 1.5-5 GHz, boost 3-10 dB aralığında ayarlanabilir.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Yüksek frekans kaybını telafi eden analog eşitleyici yapı.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Sıfıra Dönmesiz Kodlama
Her bit periyodunda sinyal sıfıra dönmeden bir sonraki bite geçen modülasyon yöntemi.
Her bit periyodunda sinyal sıfıra dönmeden bir sonraki bite geçen modülasyon yöntemi. 8 Gbps NRZ = saniyede 8 milyar bit. Her bit 125 ps (1 UI) sürer.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Her bit periyodunda sinyal sıfıra dönmeden bir sonraki bite geçen modülasyon yöntemi.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Sahte Rastgele Bit Dizisi
Eye testi için kullanılan istatistiksel olarak anlamlı test verisi.
Eye testi için kullanılan istatistiksel olarak anlamlı test verisi. Tüm olası bit geçişlerini içerir. PRBS-7, PRBS-15 veya PRBS-31 kullanılabilir. Gerçekçi göz diyagramı elde etmek için yeterli bit sayısı gerekir.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Eye testi için kullanılan istatistiksel olarak anlamlı test verisi.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Birim Zaman Aralığı
Bir bit periyodu.
Bir bit periyodu. 8 Gbps için: 1 UI = 1 / (8 × 10⁹) = 125 ps. Göz genişliği bu birimle ifade edilir (şartname: ≥ 0.35 UI).
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Bir bit periyodu.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Göz Diyagramı
Tüm bit geçişlerinin üst üste bindirilmesiyle oluşan sinyal kalitesi görseli.
Tüm bit geçişlerinin üst üste bindirilmesiyle oluşan sinyal kalitesi görseli. Dikey açıklık = göz yüksekliği (mVpp), yatay açıklık = göz genişliği (UI). Açık göz = kaliteli sinyal. Projemizde en kritik AFE metriği.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Tüm bit geçişlerinin üst üste bindirilmesiyle oluşan sinyal kalitesi görseli.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Giriş Yansıma Parametresi
Giriş portundan yansıyan sinyalin oranı.
Giriş portundan yansıyan sinyalin oranı. S-parametrelerinden biri. dB cinsinden ölçülür, negatif değer istenir. < -10 dB = yansımanın %10'dan az olması. 0-4 GHz bandında ölçülür.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Giriş portundan yansıyan sinyalin oranı.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Saçılma Parametreleri
Yüksek frekanslı devrelerin davranışını tanımlayan matris parametreleri.
Yüksek frekanslı devrelerin davranışını tanımlayan matris parametreleri. S11 (yansıma), S21 (iletim), S12 (ters iletim), S22 (çıkış yansıma). AFE'de giriş empedans uyumu için S11 kritiktir.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Yüksek frekanslı devrelerin davranışını tanımlayan matris parametreleri.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Terminasyon Direnci
Kanal empedansına uyum sağlamak için girişteki sonlandırma direnci.
Kanal empedansına uyum sağlamak için girişteki sonlandırma direnci. Hedef: 50 Ω diferansiyel. Empedans uyumsuzluğu sinyal yansımasına ve göz bozulmasına neden olur.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Kanal empedansına uyum sağlamak için girişteki sonlandırma direnci.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Yük Kapasitansı
AFE çıkışına bağlanan karar verici devresi giriş kapasitansını temsil eden test yükü.
AFE çıkışına bağlanan karar verici devresi giriş kapasitansını temsil eden test yükü. 20 fF olarak belirlenmiştir. Tüm AFE kriterleri bu yük altında sağlanmalıdır.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'AFE çıkışına bağlanan karar verici devresi giriş kapasitansını temsil eden test yükü.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Statik Elektrik Boşalması Koruması
Statik elektrik boşalmalarına karşı giriş koruma elemanları.
Statik elektrik boşalmalarına karşı giriş koruma elemanları. Pad seviyesinde tasarlanır ve layout'ta sabitlenir. ESD yapıları parasitik kapasitans ekler, bu nedenle sinyal bütünlüğü ile denge kurulmalıdır.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Statik elektrik boşalmalarına karşı giriş koruma elemanları.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: AFE Mod Seçim Biti
1-bit dijital kontrol sinyali.
1-bit dijital kontrol sinyali. AFE_Config<0> = 0 → 10 dB kanal kaybı modu, AFE_Config<0> = 1 → 20 dB kanal kaybı modu. Tek topoloji ile iki farklı çalışma senaryosuna uyum sağlar.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi '1-bit dijital kontrol sinyali.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Bit Karar Devresi
AFE çıkışındaki analog sinyali dijital bit değerine (0/1) çeviren karşılaştırıcı devre.
AFE çıkışındaki analog sinyali dijital bit değerine (0/1) çeviren karşılaştırıcı devre. Projemizde fiziksel olarak tasarlanmaz, 20 fF kapasitif yük ile temsil edilir.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'AFE çıkışındaki analog sinyali dijital bit değerine (0/1) çeviren karşılaştırıcı devre.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Sınırlayıcı Yükselteç
Geniş giriş aralığında sabit çıkış genliği üreten yükselteç.
Geniş giriş aralığında sabit çıkış genliği üreten yükselteç. Küçük sinyallerde doğrusal kazanç, büyük sinyallerde sınırlama sağlar. AFE'de ikinci kademe yükselteçte kullanılır (limiting/linear hibrit).
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Geniş giriş aralığında sabit çıkış genliği üreten yükselteç.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Bant Aralığı Referans Devresi
Silisyumun bant aralığı enerjisinden (~1.25 eV) yararlanarak sıcaklıktan bağımsız sabit referans gerilimi üreten devre.
Silisyumun bant aralığı enerjisinden (~1.25 eV) yararlanarak sıcaklıktan bağımsız sabit referans gerilimi üreten devre. Projemizde 1.25 V VREF ve 16 µA IREF çıkışı sağlar.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Silisyumun bant aralığı enerjisinden (~1.25 eV) yararlanarak sıcaklıktan bağımsız sabit referans gerilimi üreten devre.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Brokaw Tipi Bant Aralığı Referansı
VBE'nin negatif sıcaklık katsayısını PTAT geriliminin pozitif katsayısıyla dengeleyen klasik bandgap topolojisi.
VBE'nin negatif sıcaklık katsayısını PTAT geriliminin pozitif katsayısıyla dengeleyen klasik bandgap topolojisi. ~1.25 V civarında sıcaklıktan bağımsız çıkış üretir.
Bandgap'ın işi sadece 1.25 V üretmek değil, bunu sıcaklık değişimine rağmen olabildiğince sabit tutmaktır.
Bu yapıyı CTAT ve PTAT etkilerini birbirine denge kurduran bir referans motoru gibi düşün.
VBE, PTAT, trim, TC ve start-up kavramlarıyla birlikte okunmalıdır.
Türkçesi: Mutlak Sıcaklıkla Doğru Orantılı
Sıcaklık arttıkça büyüyen gerilim veya akım.
Sıcaklık arttıkça büyüyen gerilim veya akım. BGR'da VBE'nin negatif TC'si ile PTAT'ın pozitif TC'si birbirini kompanze ederek sıcaklıktan bağımsız referans oluşturur. Bu denge BGR'nun temel çalışma prensibidir.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Sıcaklık arttıkça büyüyen gerilim veya akım.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Sıcaklık Katsayısı
Referans geriliminin sıcaklıkla ne kadar değiştiğini gösteren parametre.
Referans geriliminin sıcaklıkla ne kadar değiştiğini gösteren parametre. ppm/°C cinsinden ölçülür. Formül: TC = (VREF_max - VREF_min) / (VREF_nom × ΔT) × 10⁶ Şartname: ≤ 15 ppm/°C. Tasarım hedefi: ≤ 10 ppm/°C.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Referans geriliminin sıcaklıkla ne kadar değiştiğini gösteren parametre.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Besleme Gürültüsü Bastırma Oranı
Besleme hattındaki dalgalanmanın referans çıkışına ne kadar geçtiğini gösteren oran.
Besleme hattındaki dalgalanmanın referans çıkışına ne kadar geçtiğini gösteren oran. dB cinsinden, düşük (daha negatif) değer daha iyi. Şartname: < 0 dB (1 Hz - 10 GHz). Hedef: ≤ -8 dB @1 kHz, ≤ -3 dB @10 MHz.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Besleme hattındaki dalgalanmanın referans çıkışına ne kadar geçtiğini gösteren oran.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Besleme Gerilimi Regülasyonu
VDD değişimlerinin VREF çıkışına etkisi.
VDD değişimlerinin VREF çıkışına etkisi. VDD sweep (1.62V - 1.98V) ile ölçülür. İdeal durumda VREF hiç değişmez. Opamp kazancı ve kaskot yapı ile iyileştirilir.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'VDD değişimlerinin VREF çıkışına etkisi.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Referans Akımı
BGR tarafından üretilen 16 µA sabit akım çıkışı.
BGR tarafından üretilen 16 µA sabit akım çıkışı. Akım aynası ile kopyalanır ve AFE iç bloklarının bias akımlarını besler.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'BGR tarafından üretilen 16 µA sabit akım çıkışı.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Başlatma/Uyandırma Devresi
Bandgap'ın güç açılışında yanlış dengeye (sıfır akım noktası) oturmasını önleyen devre.
Bandgap'ın güç açılışında yanlış dengeye (sıfır akım noktası) oturmasını önleyen devre. Her açılışta devreyi doğru çalışma noktasına iter. Transient power-on testi ile doğrulanır (BGR-05).
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Bandgap'ın güç açılışında yanlış dengeye (sıfır akım noktası) oturmasını önleyen devre.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Kalibrasyon/İnce Ayar Ağı
Proses varyasyonlarından kaynaklanan VREF ve TC sapmalarını düzeltmek için kullanılan ayarlanabilir direnç ağı.
Proses varyasyonlarından kaynaklanan VREF ve TC sapmalarını düzeltmek için kullanılan ayarlanabilir direnç ağı. 3-bit direnç oranı düzeltmesi sağlar. Birincilik için ciddi avantaj.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Proses varyasyonlarından kaynaklanan VREF ve TC sapmalarını düzeltmek için kullanılan ayarlanabilir direnç ağı.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Analog/dijital entegre devre tasarım yazılım platformu
Dünya standartında EDA (Electronic Design Automation) aracı.
Dünya standartında EDA (Electronic Design Automation) aracı. Şematik yakalama, simülasyon, layout ve signoff işlemlerinin tamamını kapsar.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Dünya standartında EDA (Electronic Design Automation) aracı.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Cadence Entegre Tasarım Ortamı
Şematik yakalama (Schematic Editor) ve layout çizimi (Layout XL) için kullanılan görsel tasarım aracı.
Şematik yakalama (Schematic Editor) ve layout çizimi (Layout XL) için kullanılan görsel tasarım aracı. Projede tüm devre şematikleri ve fiziksel tasarımlar burada yapılır.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Şematik yakalama (Schematic Editor) ve layout çizimi (Layout XL) için kullanılan görsel tasarım aracı.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Cadence Analog Simülatörü
SPICE uyumlu transistör seviyesinde simülasyon motoru.
SPICE uyumlu transistör seviyesinde simülasyon motoru. DC, AC, transient, noise ve Monte Carlo analizleri yapar. APS (Accelerated Parallel Simulator) modu ile hızlandırılabilir.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'SPICE uyumlu transistör seviyesinde simülasyon motoru.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Hızlandırılmış Paralel Simülatör
Spectre'nin çok çekirdekli paralel çalışan modu.
Spectre'nin çok çekirdekli paralel çalışan modu. Büyük devrelerin simülasyon süresini önemli ölçüde kısaltır. Önerilir.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Spectre'nin çok çekirdekli paralel çalışan modu.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Gelişmiş Tasarım Ortamı Birleştirici
Birden fazla test, corner, sweep ve spec limitini tek arayüzden yöneten simülasyon yönetim aracı.
Birden fazla test, corner, sweep ve spec limitini tek arayüzden yöneten simülasyon yönetim aracı. Her test doğrulama matrisi (AFE-01, BGR-01 vb.) ile birebir eşlenir. Sonuçlar kırmızı/yeşil olarak takip edilir.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Birden fazla test, corner, sweep ve spec limitini tek arayüzden yöneten simülasyon yönetim aracı.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Cadence Fiziksel Tasarım Editörü
Virtuoso içinde layout (fiziksel tasarım) çizimi yapılan araç.
Virtuoso içinde layout (fiziksel tasarım) çizimi yapılan araç. Transistör, direnç, kapasitör ve bağlantıların fiziksel yerleşimini ve routing'ini sağlar.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Virtuoso içinde layout (fiziksel tasarım) çizimi yapılan araç.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Cadence Parasitik Çıkarım Aracı
Layout'tan parasitik R (direnç), C (kapasitans) ve L (indüktans) değerlerini çıkaran PEX aracı.
Layout'tan parasitik R (direnç), C (kapasitans) ve L (indüktans) değerlerini çıkaran PEX aracı. Post-layout simülasyonun temelini oluşturur.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Layout'tan parasitik R (direnç), C (kapasitans) ve L (indüktans) değerlerini çıkaran PEX aracı.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Fiziksel Doğrulama Sistemi
DRC ve LVS kontrollerini çalıştıran Cadence aracı.
DRC ve LVS kontrollerini çalıştıran Cadence aracı. PDK'ya göre Pegasus da kullanılabilir.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'DRC ve LVS kontrollerini çalıştıran Cadence aracı.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Alternatif Fiziksel Doğrulama Aracı
Cadence'in yeni nesil DRC/LVS motorlarından biri.
Cadence'in yeni nesil DRC/LVS motorlarından biri. PVS'ye göre farklı PDK'lar farklı araçları destekleyebilir.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Cadence'in yeni nesil DRC/LVS motorlarından biri.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Entegre Devre Odaklı Simülasyon Programı
Analog devre simülasyonunun endüstri standardı.
Analog devre simülasyonunun endüstri standardı. Spectre, SPICE uyumlu bir simülatördür. Netlisti okur ve transistör seviyesinde doğru sonuçlar üretir.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Analog devre simülasyonunun endüstri standardı.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Analog Davranışsal Modelleme Dili
Devrelerin transistör seviyesi yerine matematiksel denklemlerle modellendiği dil.
Devrelerin transistör seviyesi yerine matematiksel denklemlerle modellendiği dil. İlk keşif aşamasında CTLE ve kanal modeli için ideal/davranışsal modeller oluşturmada kullanılır.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Devrelerin transistör seviyesi yerine matematiksel denklemlerle modellendiği dil.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Proses Tasarım Kiti
Foundry (üretici) tarafından sağlanan paket: transistör modelleri, layout kuralları, parasitik parametreler, ESD yapıları.
Foundry (üretici) tarafından sağlanan paket: transistör modelleri, layout kuralları, parasitik parametreler, ESD yapıları. Tasarımın tamamı PDK elemanlarıyla yapılmalıdır (ideal eleman kullanılamaz).
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Foundry (üretici) tarafından sağlanan paket: transistör modelleri, layout kuralları, parasitik parametreler, ESD yapıları.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Çip Üretim Tesisi
Entegre devrelerin fiziksel olarak üretildiği fabrika.
Entegre devrelerin fiziksel olarak üretildiği fabrika. PDK'yı sağlar ve layout kurallarını (DRC) belirler. Projede kullanılan proses foundry'ye özgüdür.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Entegre devrelerin fiziksel olarak üretildiği fabrika.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Zamana Bağlı Geçici Durum Analizi
Devrenin zamana göre davranışını simüle eder.
Devrenin zamana göre davranışını simüle eder. Eye diyagramı, start-up kontrolü ve dalga formu analizi için kullanılır. AFE'de PRBS verisi ile eye testi bu analizle yapılır.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Devrenin zamana göre davranışını simüle eder.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Küçük Sinyal Frekans Analizi
Devrenin frekansa göre kazanç ve faz yanıtını hesaplar.
Devrenin frekansa göre kazanç ve faz yanıtını hesaplar. PSRR, S11 ve frekans karakteristiği bu analizle ölçülür. Çalışma noktası etrafında doğrusallaştırma yaparak çalışır.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Devrenin frekansa göre kazanç ve faz yanıtını hesaplar.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Doğru Akım Çalışma Noktası Analizi
Devrenin DC çalışma noktasını hesaplar.
Devrenin DC çalışma noktasını hesaplar. BGR'da VREF (1.25 V) ve IREF (16 µA) doğrulaması bu analizle yapılır. Tüm düğüm gerilimleri ve dal akımları elde edilir.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Devrenin DC çalışma noktasını hesaplar.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Doğru Akım Çalışma Noktası
Devredeki her transistörün bias gerilimi, akımı ve çalışma bölgesi bilgisi.
Devredeki her transistörün bias gerilimi, akımı ve çalışma bölgesi bilgisi. BGR-01 (VREF) ve BGR-07 (MOS'ların doyumda olduğu) testlerinin temelini oluşturur.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Devredeki her transistörün bias gerilimi, akımı ve çalışma bölgesi bilgisi.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Çalışma Noktası Detay Analizi
Her transistörün gm, gds, Vdsat, bölge (region) gibi parametrelerini listeler.
Her transistörün gm, gds, Vdsat, bölge (region) gibi parametrelerini listeler. BGR-07 testinde tüm MOS'ların saturation bölgesinde olduğunu doğrulamak için kullanılır.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Her transistörün gm, gds, Vdsat, bölge (region) gibi parametrelerini listeler.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Sıcaklık Aralığı Tarama Analizi
Devrenin -40°C ile 125°C arasında farklı sıcaklıklarda davranışını tarar.
Devrenin -40°C ile 125°C arasında farklı sıcaklıklarda davranışını tarar. BGR TC (sıcaklık katsayısı) ölçümü bu tarama ile yapılır (BGR-03).
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Devrenin -40°C ile 125°C arasında farklı sıcaklıklarda davranışını tarar.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Frekans Aralığı Tarama Analizi
Belirli frekans aralığında devrenin kazanç/faz yanıtını tarar.
Belirli frekans aralığında devrenin kazanç/faz yanıtını tarar. AFE S11 testi 0-4 GHz arasında 100 MHz adımla, BGR PSRR testi 1 Hz-10 GHz arasında yapılır.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Belirli frekans aralığında devrenin kazanç/faz yanıtını tarar.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Tasarım Parametresi Tarama Analizi
Bir tasarım parametresini (direnç değeri, transistör boyutu, bias akımı vb.) belirli aralıkta değiştirerek devrenin yanıtını gözlemleme.
Bir tasarım parametresini (direnç değeri, transistör boyutu, bias akımı vb.) belirli aralıkta değiştirerek devrenin yanıtını gözlemleme. AFE_Config<0> mod testi (AFE-08) param sweep ile yapılır.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Bir tasarım parametresini (direnç değeri, transistör boyutu, bias akımı vb.) belirli aralıkta değiştirerek devrenin yanıtını gözlemleme.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: İstatistiksel Proses Varyasyonu Analizi
Üretim sürecindeki rastgele değişimlerin devre performansına etkisini 100-200 rastgele örnek üzerinden istatistiksel olarak analiz eder.
Üretim sürecindeki rastgele değişimlerin devre performansına etkisini 100-200 rastgele örnek üzerinden istatistiksel olarak analiz eder. BGR'da VREF, IREF ve TC dağılımı için kullanılır. Birincilik için önemli ek test.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Üretim sürecindeki rastgele değişimlerin devre performansına etkisini 100-200 rastgele örnek üzerinden istatistiksel olarak analiz eder.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Proses Köşesi Analizi
Transistörlerin en iyi, tipik ve en kötü performans noktalarını temsil eden koşullarda simülasyon.
Transistörlerin en iyi, tipik ve en kötü performans noktalarını temsil eden koşullarda simülasyon. Her köşe farklı üretim senaryosunu yansıtır.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Transistörlerin en iyi, tipik ve en kötü performans noktalarını temsil eden koşullarda simülasyon.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Tipik-Tipik Proses Köşesi
NMOS ve PMOS transistörlerin her ikisinin de tipik parametrelerde olduğu nominal çalışma durumu.
NMOS ve PMOS transistörlerin her ikisinin de tipik parametrelerde olduğu nominal çalışma durumu. Temel kapanış köşesi: TT @ 27°C, VDD = 1.8V.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'NMOS ve PMOS transistörlerin her ikisinin de tipik parametrelerde olduğu nominal çalışma durumu.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Yavaş-Yavaş / Hızlı-Hızlı Proses Köşeleri
SS: Tüm transistörlerin en yavaş olduğu worst-case köşe.
SS: Tüm transistörlerin en yavaş olduğu worst-case köşe. FF: Tüm transistörlerin en hızlı olduğu köşe. Tasarımın robustness'ını kanıtlamak için birincilik testlerinde kullanılır.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'SS: Tüm transistörlerin en yavaş olduğu worst-case köşe.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Simülasyon Test Devresi
Tasarlanan devrenin çevresine eklenen test altyapısı (kaynaklar, yükler, ölçüm noktaları).
Tasarlanan devrenin çevresine eklenen test altyapısı (kaynaklar, yükler, ölçüm noktaları). Her ister (AFE-01, BGR-01 vb.) için ayrı testbench kurulur. ADE Assembler'da yönetilir.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Tasarlanan devrenin çevresine eklenen test altyapısı (kaynaklar, yükler, ölçüm noktaları).' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Devre Bağlantı Listesi
Devredeki tüm elemanları ve bağlantılarını metin formatında tanımlayan dosya.
Devredeki tüm elemanları ve bağlantılarını metin formatında tanımlayan dosya. Şematik → netlist → simülatör akışında orta adımdır. SCS formatında (Spectre Circuit Simulator) kaydedilir.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Devredeki tüm elemanları ve bağlantılarını metin formatında tanımlayan dosya.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Sinyal Dalga Şekli
Simülasyon sonucunda elde edilen gerilim/akım sinyalinin zamana veya frekansa göre grafiksel gösterimi.
Simülasyon sonucunda elde edilen gerilim/akım sinyalinin zamana veya frekansa göre grafiksel gösterimi. Eye diyagramı, transient çıkışları ve AC yanıtlar waveform olarak incelenir.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Simülasyon sonucunda elde edilen gerilim/akım sinyalinin zamana veya frekansa göre grafiksel gösterimi.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Entegre Devrenin Fiziksel Yerleşim Çizimi
Transistörlerin, dirençlerin ve bağlantıların chip üzerindeki fiziksel konumlarını ve geometrilerini belirleyen tasarım aşaması.
Transistörlerin, dirençlerin ve bağlantıların chip üzerindeki fiziksel konumlarını ve geometrilerini belirleyen tasarım aşaması. Şematik sonrası en kritik adım.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Transistörlerin, dirençlerin ve bağlantıların chip üzerindeki fiziksel konumlarını ve geometrilerini belirleyen tasarım aşaması.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Devre Şeması
Devrenin sembolik gösterimi.
Devrenin sembolik gösterimi. Elemanlar ve bağlantılar şekillerle temsil edilir. Virtuoso Schematic Editor'da çizilir. Layout'un referansı ve LVS kontrolünün temelidir.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Devrenin sembolik gösterimi.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Serim Sonrası
Layout tamamlandıktan ve PEX (parasitik çıkarımı) yapıldıktan sonraki simülasyon aşaması.
Layout tamamlandıktan ve PEX (parasitik çıkarımı) yapıldıktan sonraki simülasyon aşaması. Parasitik R/C etkileri dahil edilmiş gerçekçi performans değerlendirmesi. Tüm şartname kriterleri post-layout'ta da sağlanmalıdır.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Layout tamamlandıktan ve PEX (parasitik çıkarımı) yapıldıktan sonraki simülasyon aşaması.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Metal Hat Bağlantısı / Yollandırma
Layout'ta elemanlar arası metal bağlantıların çizilmesi.
Layout'ta elemanlar arası metal bağlantıların çizilmesi. Diferansiyel hatlarda simetri ve eş uzunluk, bias hatlarının sinyal hatlarından ayrılması kritik kurallardır.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Layout'ta elemanlar arası metal bağlantıların çizilmesi.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Bağlantı Noktası / Giriş-Çıkış Alanı
Chip'in dış dünyayla elektriksel bağlantı kurduğu fiziksel alan.
Chip'in dış dünyayla elektriksel bağlantı kurduğu fiziksel alan. ESD koruması ve terminasyon bu noktada uygulanır. Pad seviyesindeki bağlantılar layout başında dondurulmalıdır.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Chip'in dış dünyayla elektriksel bağlantı kurduğu fiziksel alan.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Çip Kalıbı
Silikon wafer üzerindeki tek bir entegre devre parçası.
Silikon wafer üzerindeki tek bir entegre devre parçası. Tüm tasarım bu alan içinde gerçekleştirilir.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Silikon wafer üzerindeki tek bir entegre devre parçası.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Yarı İletken Alt Tabaka
Transistörlerin üzerine inşa edildiği silikon tabaka.
Transistörlerin üzerine inşa edildiği silikon tabaka. Substrate gürültüsü analog devreleri bozabilir. Guard ring ile izolasyon sağlanır.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Transistörlerin üzerine inşa edildiği silikon tabaka.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Merkez Simetrili Yerleşim
Eşleşmesi gereken elemanların (direnç çiftleri, MOS çiftleri) merkez noktasına göre simetrik yerleştirilmesi.
Eşleşmesi gereken elemanların (direnç çiftleri, MOS çiftleri) merkez noktasına göre simetrik yerleştirilmesi. Proses gradyanlarının (sıcaklık, doping yoğunluğu) etkisini minimize eder. BGR TC performansı için kritik.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Eşleşmesi gereken elemanların (direnç çiftleri, MOS çiftleri) merkez noktasına göre simetrik yerleştirilmesi.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Koruma Halkası
Aktif devre blokları etrafına yerleştirilen iletken halka yapısı.
Aktif devre blokları etrafına yerleştirilen iletken halka yapısı. Substrate gürültüsünü izole eder ve latch-up'ı önler. Tüm kritik bloklarda (BGR core, AFE bias) uygulanır.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Aktif devre blokları etrafına yerleştirilen iletken halka yapısı.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Üretim Sürecindeki Değişkenlik
Chip üretimi sırasında oluşan rastgele ve sistematik farklılıklar.
Chip üretimi sırasında oluşan rastgele ve sistematik farklılıklar. Transistör boyutları, eşik gerilimleri ve direnç değerleri hedeften sapabilir. Monte Carlo analizi ile modellenir.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Chip üretimi sırasında oluşan rastgele ve sistematik farklılıklar.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Chip Üzerindeki Kademeli Değişim
Wafer üzerinde konum bağımlı sistematik parametre değişimi.
Wafer üzerinde konum bağımlı sistematik parametre değişimi. Sıcaklık ve doping yoğunluğu chip'in farklı noktalarında farklı olabilir. Common-centroid layout ile minimize edilir.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Wafer üzerinde konum bağımlı sistematik parametre değişimi.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Simetrik Fiziksel Yerleşim
Diferansiyel devrelerde P ve N yollarının fiziksel olarak simetrik yerleştirilmesi.
Diferansiyel devrelerde P ve N yollarının fiziksel olarak simetrik yerleştirilmesi. Parasitik farkları minimize eder. AFE'de göz kalitesi, BGR'da TC performansı için kritik.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Diferansiyel devrelerde P ve N yollarının fiziksel olarak simetrik yerleştirilmesi.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Parasitik Çıkarımı
Layout'tan parasitik R (direnç), C (kapasitans) ve bazen L (indüktans) değerlerini çıkarma işlemi.
Layout'tan parasitik R (direnç), C (kapasitans) ve bazen L (indüktans) değerlerini çıkarma işlemi. Quantus veya PDK'nın önerdiği extractor ile yapılır. Post-layout simülasyonun temelidir.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Layout'tan parasitik R (direnç), C (kapasitans) ve bazen L (indüktans) değerlerini çıkarma işlemi.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Tasarım Kuralı Kontrolü
Layout'un foundry üretim kurallarına uygunluğunu kontrol eden otomatik doğrulama.
Layout'un foundry üretim kurallarına uygunluğunu kontrol eden otomatik doğrulama. Minimum genişlik, aralık, örtüşme gibi geometrik kurallar kontrol edilir. **0 kritik hata zorunludur** (PL-03).
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Layout'un foundry üretim kurallarına uygunluğunu kontrol eden otomatik doğrulama.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Layout-Şematik Eşleşme Kontrolü
Fiziksel layout'un şematik netlisti ile elektriksel olarak aynı olup olmadığını kontrol eder.
Fiziksel layout'un şematik netlisti ile elektriksel olarak aynı olup olmadığını kontrol eder. **Match sonucu zorunludur** (PL-04). Bir bağlantı hatası bile match'i bozar.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Fiziksel layout'un şematik netlisti ile elektriksel olarak aynı olup olmadığını kontrol eder.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Final Doğrulama Kapanışı
Tasarımın üretime gönderilmeden önceki son doğrulama adımları bütünü: DRC temiz, LVS match, post-layout performans kapanışı.
Tasarımın üretime gönderilmeden önceki son doğrulama adımları bütünü: DRC temiz, LVS match, post-layout performans kapanışı. Tüm kriterler aynı anda sağlanmalıdır.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Tasarımın üretime gönderilmeden önceki son doğrulama adımları bütünü: DRC temiz, LVS match, post-layout performans kapanışı.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Grafik Veri Sistemi II
Entegre devre layout'unun fiziksel üretim için standart dosya formatı.
Entegre devre layout'unun fiziksel üretim için standart dosya formatı. chip_top_afe_bgr.gds olarak export edilir. Nihai teslim paketinin parçasıdır.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Entegre devre layout'unun fiziksel üretim için standart dosya formatı.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Parasitik Eleman Çıkarma İşlemi
PEX ile eş anlamlı.
PEX ile eş anlamlı. Layout geometrisinden parasitik bileşenlerin hesaplanması ve netlist'e eklenmesi süreci.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'PEX ile eş anlamlı.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Spesifikasyon Kabul/Red Sınırları
ADE Assembler'da tanımlanan her test parametresi için minimum/maksimum kabul değerleri.
ADE Assembler'da tanımlanan her test parametresi için minimum/maksimum kabul değerleri. Sonuçlar bu sınırlara göre kırmızı (fail) veya yeşil (pass) olarak gösterilir.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'ADE Assembler'da tanımlanan her test parametresi için minimum/maksimum kabul değerleri.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Güvenlik Payı
Tasarım hedefinin şartname sınırından ne kadar uzak olduğu.
Tasarım hedefinin şartname sınırından ne kadar uzak olduğu. Örneğin göz yüksekliği şartname 250 mVpp, tasarım hedefi ≥290 mVpp → 40 mVpp marj. Post-layout düşüşünü absorbe etmek için marjlı tasarım yapılır.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Tasarım hedefinin şartname sınırından ne kadar uzak olduğu.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Ön Tasarım Raporu
Yarışmanın ilk rapor teslimi.
Yarışmanın ilk rapor teslimi. Maksimum 9 sayfa. İçerik: mimari seçim gerekçesi, ister/test planı, takvim. Teslim: 16 Mart 2026, 17:00. Kilit mesaj: "Hangi mimariyle, hangi testle, hangi tarihte kapatacağız, net."
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Yarışmanın ilk rapor teslimi.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Detay Tasarım Raporu
Yarışmanın ikinci rapor teslimi.
Yarışmanın ikinci rapor teslimi. Maksimum 30 sayfa. İçerik: tüm tasarım detayları, simülasyon sonuçları, post-layout kapanış kanıtları. Teslim: 15 Mayıs 2026, 17:00.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Yarışmanın ikinci rapor teslimi.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Danışma ve Değerlendirme Kurulu
Yarışma sürecini yöneten, duyuruları yayınlayan ve değerlendirme yapan resmi kurul.
Yarışma sürecini yöneten, duyuruları yayınlayan ve değerlendirme yapan resmi kurul. Tüm tarih ve format değişiklikleri DDK duyuruları ile bildirilir.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Yarışma sürecini yöneten, duyuruları yayınlayan ve değerlendirme yapan resmi kurul.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Kısa Süreli Yoğun Çalışma Dönemi
Proje takviminin 1-3 haftalık dilimlerine verilen isim.
Proje takviminin 1-3 haftalık dilimlerine verilen isim. Her sprint'in tanımlı görevleri ve çıkış kriterleri vardır. Projemizde 7 sprint tanımlanmıştır (13 Şubat - 31 Temmuz 2026).
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Proje takviminin 1-3 haftalık dilimlerine verilen isim.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: İş Paketi
Projenin fonksiyonel birimlere ayrılmış çalışma grupları.
Projenin fonksiyonel birimlere ayrılmış çalışma grupları. WP-1: AFE tasarım, WP-2: BGR tasarım, WP-3: Testbench, WP-4: Layout+PEX+Signoff, WP-5: Raporlama, WP-6: Final paketleme.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Projenin fonksiyonel birimlere ayrılmış çalışma grupları.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: İster-Test-Sonuç Takip Zinciri
Her şartname isterinin (requirement) hangi testle doğrulandığını ve sonucunun ne olduğunu takip eden sistem.
Her şartname isterinin (requirement) hangi testle doğrulandığını ve sonucunun ne olduğunu takip eden sistem. ister_izlenebilirlik.csv dosyasında yönetilir. DTR'de gereksinim tablosu olarak sunulur.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Her şartname isterinin (requirement) hangi testle doğrulandığını ve sonucunun ne olduğunu takip eden sistem.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Gereksinim / Şartname Maddesi
Yarışma şartnamesinde belirtilen teknik performans kriteri.
Yarışma şartnamesinde belirtilen teknik performans kriteri. AFE-01'den AFE-08'e, BGR-01'den BGR-07'ye kadar numaralandırılmıştır. Her isterin test tipi ve geçme kriteri tanımlıdır.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Yarışma şartnamesinde belirtilen teknik performans kriteri.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Devre Yapılandırma Şekli
Bir devrenin hangi blokları, hangi bağlantılarla kullandığını tanımlayan mimari şema.
Bir devrenin hangi blokları, hangi bağlantılarla kullandığını tanımlayan mimari şema. Örneğin "opamp tabanlı Brokaw bandgap" bir topolojidir. Alternatif topoloji kıyaslaması birincilik için puan getirir.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Bir devrenin hangi blokları, hangi bağlantılarla kullandığını tanımlayan mimari şema.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Teknik Gereksinim Belgesi
Yarışmacıların sağlaması gereken tüm performans kriterlerini içeren resmi belge.
Yarışmacıların sağlaması gereken tüm performans kriterlerini içeren resmi belge. Tasarımın başarı/başarısızlık değerlendirmesinin temeli.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Yarışmacıların sağlaması gereken tüm performans kriterlerini içeren resmi belge.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Sprint Tamamlanma Koşulları
Her sprint'in sonunda sağlanması gereken minimum başarı koşulları.
Her sprint'in sonunda sağlanması gereken minimum başarı koşulları. Çıkış kriterleri karşılanmadan bir sonraki sprint'e geçilmemelidir.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Her sprint'in sonunda sağlanması gereken minimum başarı koşulları.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Sürekli (Kesintisiz) Sinyal İşleme
Sinyallerin sürekli değerler aldığı (0/1 değil) elektronik alan.
Sinyallerin sürekli değerler aldığı (0/1 değil) elektronik alan. AFE ve BGR analog devrelerdir. Dijital tasarımdan farklı olarak, gürültü, matching ve parasitikler çok daha kritiktir.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Sinyallerin sürekli değerler aldığı (0/1 değil) elektronik alan.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Entegre Devre Parçası
Tüm devre elemanlarının tek bir silikon kalıp üzerine entegre edilmiş hali.
Tüm devre elemanlarının tek bir silikon kalıp üzerine entegre edilmiş hali. chip_top_afe_bgr üst seviye hücre adıdır.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Tüm devre elemanlarının tek bir silikon kalıp üzerine entegre edilmiş hali.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Blokların Bir Araya Getirilmesi
AFE ve BGR bloklarının chip_top_afe_bgr altında birleştirilmesi.
AFE ve BGR bloklarının chip_top_afe_bgr altında birleştirilmesi. Bias dağıtımı, ortak-mod etkileşimleri ve sinyal bütünlüğü bu aşamada kontrol edilir.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'AFE ve BGR bloklarının chip_top_afe_bgr altında birleştirilmesi.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Pozitif Besleme Gerilimi
Devrenin çalışması için gereken pozitif güç kaynağı.
Devrenin çalışması için gereken pozitif güç kaynağı. Projede VDD = 1.8V nominal. ±10% tolerans aralığı: 1.62V - 1.98V.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Devrenin çalışması için gereken pozitif güç kaynağı.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Toprak / Referans Potansiyeli
Devredeki sıfır volt referans noktası.
Devredeki sıfır volt referans noktası. Tüm gerilimler GND'ye göre ölçülür.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Devredeki sıfır volt referans noktası.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Cadence Tasarım Birimi
Cadence kütüphanesindeki en küçük tasarım birimi.
Cadence kütüphanesindeki en küçük tasarım birimi. Her hücrenin şematik (schematic) ve layout görünümü (view) vardır. Örneğin: afe_ctle_prog, bgr_core birer hücredir.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Cadence kütüphanesindeki en küçük tasarım birimi.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.
Türkçesi: Spectre Devre Simülatör Dosya Formatı
Spectre simülatörünün netlist dosya formatı.
Spectre simülatörünün netlist dosya formatı. Şematikten export edilen veya PEX sonrası üretilen netlistler .scs uzantılıdır.
Bu terim, Takvim, süreç planı, yarışma dokümanları ve proje iletişimi. tarafını doğru okuyabilmek için gerekir.
İlk okunuşta zor gelirse terimi 'Spectre simülatörünün netlist dosya formatı.' cümlesi üzerinden hatırla.
Bu kavramı Projeyi büyük resimde konumlandır ile birlikte düşündüğünde daha hızlı oturur.