Release Readiness
25%
Release Readiness
25%
Roadmap Progress
0%
Planlı adımların tamamlanma oranı
Checklist Progress
0%
Detay görev kapanış oranı
Reports / Avg Quality
3 / 93%
Rapor sayısı / kalite ortalaması
Days To Final
103
31 Temmuz 2026 teslimine kalan gün
Teknik Eğitim ve Doğrulama Platformu
Sprint-2, 4 | 3 hafta | Brokaw bandgap, TC, PSRR, start-up, trim
Brokaw bandgap, TC, PSRR, start-up, trim
Hedef: BGR (Bandgap Reference) bloğunun çalışma prensibini, mimarisini ve her alt bloğunu derinlemesine öğrenmek.
Süre: Sprint-2 (24 Şubat - 7 Mart 2026) şematik ilk versiyon + Sprint-4 (17 Mart - 5 Nisan) TC/PSRR iyileştirme
İlişkili iş paketi: WP-2 (BGR devre tasarımı)
Çıkış kriteri: TT/27°C altında kaba hedeflere yaklaşım (Sprint-2), TC ve PSRR pass/margin (Sprint-4)
BGR = Bandgap Reference = Bant Aralığı Referans Devresi
Sıcaklık, besleme gerilimi (VDD) ve proses varyasyonlarından bağımsız, sabit bir referans gerilimi (VREF = 1.25V) ve referans akımı (IREF = 16 µA) üreten analog blok.
BGR'nin temel çalışma prensibi silisyumun bant aralığı enerjisine (bandgap energy ≈ 1.12 eV) dayanır.
| Bileşen | Sıcaklık Katsayısı | Davranış |
|---|---|---|
| VBE (Baz-Emiter Gerilimi) | Negatif (~-2 mV/°C) | Sıcaklık arttıkça VBE düşer |
| ΔVBE (PTAT Gerilimi) | Pozitif (+sıcaklıkla orantılı) | Sıcaklık arttıkça artar |
VREF = VBE + K × ΔVBE
VBE → sıcaklık artınca düşer (CTAT bileşen)
ΔVBE → sıcaklık artınca artar (PTAT bileşen)
K → uygun katsayı ile seçilirse iki etki birbirini siler
Sonuç: VREF ≈ 1.25V (sıcaklıktan neredeyse bağımsız)
Gerilim (V)
1.4 |
1.3 | _______________ ← VREF (sabit, ~1.25V)
1.2 | ------/ \------
1.1 |
1.0 | --------___ ← VBE (düşer)
0.9 | --------___
0.8 |
0.3 | ___------ ← K×ΔVBE (artar)
0.2 | ___------
0.1 | ------
0.0 |________________________________
-40°C 0°C 27°C 85°C 125°C
Neden 1.25V? Silisyumun bant aralığı enerjisi 0K'da yaklaşık 1.12 eV'dir. Oda sıcaklığında optimal dengeleme noktası ~1.25V civarına karşılık gelir. Bu bir tasarım değil, fizik sabitidir.
Eğer PDK'da parasitik BJT kalitesi düşükse (bazı proseslerde sorun olabilir), yedek plan: MOS subthreshold tabanlı referans. Ancak birincil plan her zaman opamp tabanlı bandgap olmalıdır.
VDD (1.8V)
│
┌────────┴────────┐
│ │
[bgr_opamp] [bgr_startup]
│ │
▼ ▼
[bgr_core]────────────┘
(Brokaw bandgap çekirdeği)
│
┌────┴────┐
│ │
VREF_1P25 [bgr_iref16u]
(1.25V) (16 µA akım aynası)
│
[bgr_trim]
(3-bit direnç düzeltme)
│
IREF_16U → AFE bias dağıtımı
Ne yapar: PTAT ve CTAT bileşenlerini birleştirerek sıcaklıktan bağımsız 1.25V referans gerilimi üretir.
İçerik:
- BJT çifti (farklı akım yoğunluğunda) → ΔVBE üretimi
- Direnç ağı → PTAT akım → VBE ile dengeleme
- Opamp geri beslemesi → VREF stabilizasyonu
Kritik tasarım parametreleri:
- BJT alan oranı (1:N) → ΔVBE büyüklüğünü belirler
- Direnç oranı → PTAT katsayısını (K) belirler
- Her ikisinin doğru seçimi → TC'nin minimizasyonu
Ne yapar: Bandgap çekirdeğindeki iki düğüm arasındaki gerilim farkını sıfıra zorlar (negatif geri besleme). Bu sayede VREF hassas olarak 1.25V'ta sabitlenir.
Kritik parametreler:
- Yüksek kazanç → Line regulation iyileşir
- Yeterli faz marjı (≥60°) → Kararlılık (osilasyon yok)
- Düşük offset → VREF doğruluğu
- Yüksek PSRR → Besleme gürültüsü bastırma
Ne yapar: Bandgap'ın güç açılışında yanlış dengeye oturmasını önler.
Problem: Bandgap devresinin iki kararlı noktası vardır:
1. Doğru denge: VREF ≈ 1.25V, tüm transistörler doyumda ✓
2. Yanlış denge: Tüm akımlar sıfır, VREF = 0V ✗
Çözüm: Start-up devresi güç açılışında devreye bir "itme" vererek doğru dengeye yönlendirir. Doğru denge kurulduktan sonra kendini devre dışı bırakır.
Test: BGR-05 — Transient power-on simülasyonu. VDD'nin 0V'dan 1.8V'a yükselme sırasında VREF'in güvenli şekilde 1.25V'a oturduğu doğrulanır.
Ne yapar: Bandgap çekirdeğindeki referans akımını 16 µA olarak kopyalar ve AFE'ye dağıtır.
Tasarım dikkat noktaları:
- Akım aynası matching'i kritik (common-centroid layout)
- Kaskot yapı ile çıkış empedansı artırılabilir
- Sıcaklık bağımlılığı minimize edilmeli
Ne yapar: Proses varyasyonlarından kaynaklanan VREF ve TC sapmalarını düzeltir.
Mekanizma: 3-bit dijital kontrol ile direnç oranı ince ayarı yapılır.
3-bit trim → 2³ = 8 farklı direnç oranı kombinasyonu
Her kombinasyon VREF ve TC'yi farklı miktarda kaydırır
Üretim sonrası en iyi kombinasyon seçilerek kalibre edilir
Neden önemli: 15 ppm/°C hedefi trim olmadan zor sağlanır. Trim ağı, birincilik için ciddi avantaj sağlar.
Nedir: Referans geriliminin sıcaklıkla ne kadar değiştiğini gösteren ana performans metriği.
Formül:
TC (ppm/°C) = [(VREF_max - VREF_min) / (VREF_nom × ΔT)] × 10⁶
VREF_max = -40°C ile 125°C arasındaki en yüksek VREF
VREF_min = -40°C ile 125°C arasındaki en düşük VREF
VREF_nom = 27°C'deki VREF (nominal)
ΔT = 125 - (-40) = 165°C
Örnek hesaplama:
VREF_max = 1.2520V (@ -40°C)
VREF_min = 1.2480V (@ 125°C)
VREF_nom = 1.2500V (@ 27°C)
TC = [(1.2520 - 1.2480) / (1.2500 × 165)] × 10⁶
= [0.004 / 206.25] × 10⁶
= 19.4 ppm/°C → FAIL (> 15 ppm/°C)
Bu durumda trim ağı ve direnç optimizasyonu ile TC düşürülmelidir.
Değerler:
- Şartname: ≤ 15 ppm/°C
- Tasarım hedefi: ≤ 10 ppm/°C (post-layout tamponu)
Nedir: Besleme hattındaki dalgalanmanın referans çıkışına ne kadar geçtiğini gösteren oran.
Formül:
PSRR (dB) = 20 × log₁₀(ΔVREF / ΔVDD)
ΔVDD = Beslemeye enjekte edilen AC sinyal genliği
ΔVREF = VREF'teki sonuç dalgalanma
Ölçüm yöntemi: AC injection — VDD hattına küçük AC sinyal enjekte edilir, VREF'teki dalgalanma frekansa göre ölçülür.
Frekans aralığı: 1 Hz - 10 GHz (çok geniş bant!)
| Frekans | Şartname | Tasarım Hedefi |
|---|---|---|
| 1 kHz | < 0 dB | ≤ -8 dB |
| 10 MHz | < 0 dB | ≤ -3 dB |
| 1 GHz | < 0 dB | ≤ -1 dB |
PSRR iyileştirme yöntemleri:
1. Kaskot (cascode) bias yolu: Besleme ile referans arasındaki izolasyonu artırır
2. Yerel besleme filtreleme: VDD hattına RC filtre ekleme
3. Opamp kazancını yüksek tutma: Geri besleme döngüsü bastırmayı artırır
Nedir: VDD değişimlerinin VREF'e etkisi.
Ölçüm: VDD'yi 1.62V'dan 1.98V'a sweep ederek VREF değişimini gözleme.
İdeal: VREF hiç değişmemeli. Pratikte çok küçük değişim kabul edilir.
Ölçüm: Transient simülasyonda VDD'nin 0V → 1.8V rampa ile yükselmesi sırasında VREF'in doğru dengeye (1.25V) oturması gözlenir.
Başarısızlık durumu: VREF = 0V'da kalır (yanlış denge) → Start-up devresi düzeltilmeli.
| Test ID | Test Adı | Testbench | Analiz | Geçme Kriteri | Risk |
|---|---|---|---|---|---|
| BGR-01 | Referans gerilimi | tb_bgr_dc | DC operating point | VREF ≈ 1.25V | Düşük |
| BGR-02 | Referans akımı | tb_bgr_iref | DC current | IREF ≈ 16 µA | Düşük |
| BGR-03 | Sıcaklık katsayısı | tb_bgr_temp | Temp sweep -40..125°C | ≤ 15 ppm/°C | Yüksek |
| BGR-04 | Line regulation | tb_bgr_line | VDD sweep 1.62..1.98V | Minimum değişim | Orta |
| BGR-05 | Start-up güvenliği | tb_bgr_startup | Transient power-on | Doğru denge | Orta |
| BGR-06 | PSRR | tb_bgr_psrr | AC injection 1Hz-10GHz | < 0 dB | Yüksek |
| BGR-07 | Çalışma bölgesi | tb_bgr_op | OP analizi | MOS'lar doyumda | Düşük |
→ Adım 6: Simülasyon ve Doğrulama
İlgili sözlük terimleri: BGR, Brokaw, PTAT, VBE, TC, PSRR, Line Regulation, IREF, Start-up, Trim, Opamp, Akım Aynası, Kaskot, BJT, Doyum, Matching, Bias
Detaylı açıklamalar için → TERIMLER_SOZLUGU.md
Bu adim, tum analog bloklarin ortak referans gerilimini guvenli sekilde uretir. BGR kararliligi, sistem kararliligidir.
AFE bias agi icin gerekli referans bu adimda olusur.
Sicaklik ve besleme degisiminde performans kararliligini korur.
Referans kaymasi tum analog bloklarda performans sapmasi yaratir.
Uygulama Notu: Startup davranisini ayri simulasyonla mutlaka dogrula; kilitlenme riskini erken kapat.
Konuya nereden başlayacağını, hangi sırayla ilerleyeceğini ve bu adımın gerçekten kapanıp kapanmadığını hızlıca gör.
Cevabi secip Cevabi Kontrol Et butonuna bas. Yanlis secimlerde tum siklarin altindaki aciklamalar otomatik acilir.
1. Bandgap tasariminda startup devresi neden gereklidir?
2. BGR Tasarım Rehberi adiminda ogrendigini projeye tasimak icin ilk yapman gereken nedir?