Release Readiness

25%

Roadmap Progress

0%

Planlı adımların tamamlanma oranı

Checklist Progress

0%

Detay görev kapanış oranı

Reports / Avg Quality

3 / 93%

Rapor sayısı / kalite ortalaması

Days To Final

103

31 Temmuz 2026 teslimine kalan gün

Teknik Eğitim ve Doğrulama Platformu

Spesifikasyon ve Tasarım Hedefleri

Şartname sınırı ile tasarım hedefini yan yana koyarak marj (güvenlik payı) yönetimini tek tabloda takip et.

Genel Analog Kategori Isterleri (Sartname Uyum)

ID Kriter Sartname Proje Hedefi Olcum Yontemi
GEN-01 Besleme mimarisi Tek ideal 1.8 V kaynak Tüm analog bloklar 1.8 V adasında Top-level netlist ve şema incelemesi
GEN-02 Nominal corner TT corner @ 27°C AFE+BGR nominal sonuçlar bu koşulda raporlanır ADE corner setup + sonuç özeti
GEN-03 BGR sıcaklık doğrulaması -40°C..125°C Tam sweep + TC analizi raporlanır Temp sweep + line fit
GEN-04 Kanal modeli 4 GHz'de 10 dB / 20 dB kayıp + 250 nF AC coupling İki kanal profili için ayrı göz analizi Transient + kanal model testbench
GEN-05 Verici (TX) Salınımı 800 mVpp,diff / 20 ps (10-90%) edge Modelde TX genliği ve kenar hızı kısıtı TX ideal model parametreleri kontrolü
GEN-06 Sch vs Post-layout Zorunlu karşılaştırmalı sunum Kritik metrikler için karşılaştırma tablosu PEX + yeniden simülasyon
GEN-07 İdeal eleman kullanımı Yasak (tüm elemanlar PDK'dan) Tüm devre elemanları proses kütüphanesinden Netlist incelemesi + şema kontrolü
GEN-08 Diferansiyel sinyal akışı Zorunlu diferansiyel yapı Sinyal akış şeması diferansiyel Şema incelemesi
GEN-09 MOS çalışma bölgesi Tüm MOS doyum bölgesinde (start-up hariç) Doyum bölgesi doğrulanır DC OP bölge kontrolü (gm/Id, Vdsat)
GEN-10 Kararlılık analizi Gerekli durumlarda zorunlu Faz marjı ≥ 60° STB / loop-gain analizi
GEN-11 Verici ortak mod voltajı VDD/2 (0.9 V) TX ortak mod = VDD/2 TX model parametreleri kontrolü
GEN-12 Verici çıkış empedansı (RTX) 50 Ω tek uçlu / 100 Ω farksal Modelde RTX doğru ayarlanır TX model parametreleri kontrolü
GEN-13 ESD koruma devresi DDK tarafından sağlanacak (zorunlu) ESD elemanları AFE girişine dahil Şema ve netlist kontrolü

AFE Sartname Tablosu

ID Kriter Sartname Tasarim Hedefi Olcum Yontemi
AFE-01 Veri hızı 8 Gbps NRZ >= 8 Gbps Transient + PRBS
AFE-04 S11 < -10 dB (0-4 GHz) < -12 dB AC sweep / Port analizi
AFE-05 Göz yüksekliği 250 mVpp,diff ±10% >= 290 mVpp,diff Eye diagram ölçümü
AFE-06 Göz genişliği >= 0.35 UI >= 0.42 UI Eye diagram ölçümü
AFE-02 Rterm (giriş terminasyonu) 50 Ω 50 Ω ±5% DC/AC empedans ölçümü
AFE-03 Cload (karar verici yük) Her diferansiyel uçta 20 fF 20 fF/uç yük bağlı Testbench yük kapasitansı kontrolü
AFE-07 AFE_Config dijital kontrol 1-bit (10 dB / 20 dB kanal seçimi) İki modda da göz kriterleri sağlanır Param sweep (AFE_Config<0>=0/1)
AFE-08 CTLE eşitleme derinliği 4 GHz'de kanal kaybını telafi 10 dB ve 20 dB kanallarda göz açıklığı sağlanır AC frekans cevabı + transient göz ölçümü

BGR Sartname Tablosu

ID Kriter Sartname Tasarim Hedefi Olcum Yontemi
BGR-01 VREF 1.25 V 1.25 V çevresi DC operating point
BGR-02 IREF 16 µA 16 µA çevresi DC akım ölçümü
BGR-03 TC <= 15 ppm/°C <= 10 ppm/°C Temp sweep (-40..125°C)
BGR-04 VDD line regulation 1.8 V ±10% (1.62-1.98 V) → VREF sabit VREF değişimi < 1 mV VDD sweep (1.62-1.98 V)
BGR-05 Start-up devresi Zorunlu (yanlış denge noktası önlenmeli) Her açılışta doğru çalışma noktasına ulaşır Transient start-up analizi
BGR-06 PSRR < 0 dB (1 Hz-10 GHz) <= -8 dB @1kHz AC injection

Post-Layout ve Signoff Kapanis Kriterleri

ID Kriter Sartname Beklenen Sonuc Yontem
PL-01 AFE serim sonrası (post-layout) Zorunlu Kriterler korunur PEX + re-sim
PL-02 BGR serim sonrası (post-layout) Zorunlu Kriterler korunur PEX + re-sim
PL-03 DRC 0 kritik hata Tam temiz PVS/Pegasus
PL-04 LVS Match Tam eşleşme PVS/Pegasus