Adım 2: Proje Tanıma ve Şartname Analizi

Hedef: Yarışmanın ne istediğini tam olarak anlamak, her şartname kriterini öğrenmek ve başarı bütçesini kavramak.
Süre: Sprint-1 (13-23 Şubat 2026)
İlişkili iş paketi: WP-1, WP-2, WP-5
Çıkış kriteri: Mimari donduruldu, şartname-kriter matrisi hazır

2.1 Proje Genel Tanıtımı: AETHER-RX8

Proje adı: AETHER-RX8
Yarışma: Teknofest 2026 Analog Çip Tasarım Yarışması
Amaç: 8 Gbps hızında çalışan bir alıcı analog ön-uç (AFE) ve 1.25V referans gerilimi üreten bant aralığı referans (BGR) devresi tasarlamak.

İki Ana Blok

Üst seviye entegrasyon: chip_top_afe_bgr (AETHER_TOP_LIB içinde)

Bloklar Arası Bağlantı

         VDD (1.8V)
           │
     ┌─────┴─────┐
     │            │
   [BGR]        [AFE]
     │            │
   VREF_1P25    VINP/VINN (kanal çıkışı)
   IREF_16U       │
     │          AFE_Config<0> (mod seçimi)
     └────────────┘
           │
     bias dağıtımı
           │
         GND

BGR → AFE'ye bias akımı sağlar. AFE bu bias ile iç bloklarını çalıştırır.

2.2 Tüm Şartname Kriterleri (İster Tablosu)

AFE Şartname İsterleri

BGR Şartname İsterleri

Post-Layout ve Signoff İsterleri

2.3 Tasarım Marjı Bütçesi: Neden Hedefler Şartnameden Yüksek?

Post-layout (PEX) aşamasında parasitik direnç ve kapasitans ekleneceğinden, şematik performansı düşecektir. Bu düşüşü absorbe etmek için tasarım hedefleri şartnameden marjlı tutulur.

Altın Kural: Şematikte marjlı tasarım yap → Layout'ta parasitikler marjı yer → Post-layout'ta şartname hâlâ sağlanır.

2.4 Nominal Çalışma Koşulları

Birincilik için ek köşeler:
- SS (Slow-Slow) ve FF (Fast-Fast) corner'ları
- Monte Carlo: 100-200 örnek (BGR VREF, IREF, TC)
- VDD sweep: 1.62V - 1.98V (±10% tolerans)
- Sıcaklık sweep: -40°C - 125°C

2.5 Kritik Yarışma Tarihleri

2.6 Değerlendirme Puan Stratejisi

Jüri nelere bakar ve puan nasıl kazanılır:

Zorunlu Kapanış (Temel Puan)

1. Tüm isterler (AFE-01..08, BGR-01..07) şematik seviyede pass → Temel puan
2. Post-layout (PEX) sonrası tüm isterler pass → Kritik puan artışı
3. DRC/LVS 0 hata → Signoff zorunlu puanı

Birincilik Farkı (Ek Puan)

1. SS/FF corner sonuçları → Robustness kanıtı
2. Monte Carlo dağılımı (VREF, IREF, TC) → İstatistiksel güvenilirlik
3. Sch vs PEX karşılaştırma tablosu → Tasarımcı hakimiyeti
4. Alternatif topoloji kıyaslaması → Teknik derinlik
5. Rapor kalitesi → Her ister için Pass/Margin/Risk durumu, neden-sonuç analizi

En Büyük Puan Kaybı Nedenleri

• İster ile test arasındaki bağın raporda kurulamaması
• Şematik vs post-layout karşılaştırmasının yapılmaması
• Tasarım kararlarının teknik gerekçesinin verilmemesi
• DRC/LVS hatalarının temizlenmemesi

2.7 İzlenebilirlik (Traceability) Sistemi

Her ister (requirement) → Bir test (testbench) → Bir sonuç (pass/fail) zincirine sahip olmalıdır.

İster (AFE-05) → Testbench (tb_afe_eye) → Analiz (Transient + PRBS) → Metrik (Eye height) → Sınır (≥250 mVpp) → Durum (Pass/Margin/Risk)

Bu zincir artifacts/ister_izlenebilirlik.csv dosyasında takip edilir ve ÖTR/DTR raporlarında sunulur.

2.8 Bu Adımı Tamamladığını Nasıl Anlarsın?

• [ ] AFE'nin 8 şartname isterini ezbere sayabilir misin?
• [ ] BGR'nin 7 şartname isterini ezbere sayabilir misin?
• [ ] Tasarım marjı neden gerekli, bir örnekle açıklayabilir misin?
• [ ] Post-layout kapanış testlerini (PL-01..05) açıklayabilir misin?
• [ ] ÖTR ve DTR tarihlerini ve sayfa limitlerini bilir misin?
• [ ] Birincilik için hangi ek testler yapılmalı?

Sonraki Adım

→ Adım 3: Cadence Ortamı ve Araç Zinciri

İlgili sözlük terimleri: AFE, BGR, NRZ, UI, Eye Diagram, S11, PSRR, TC, Line Regulation, IREF, Marj, TT Corner, SS/FF Corner, PEX, DRC, LVS, ÖTR, DTR, İster, İzlenebilirlik, Şartname, PDK
Detaylı açıklamalar için → TERIMLER_SOZLUGU.md