Release Readiness
25%
Release Readiness
25%
Roadmap Progress
0%
Planlı adımların tamamlanma oranı
Checklist Progress
0%
Detay görev kapanış oranı
Reports / Avg Quality
3 / 93%
Rapor sayısı / kalite ortalaması
Days To Final
103
31 Temmuz 2026 teslimine kalan gün
Teknik Eğitim ve Doğrulama Platformu
Ön hazırlık | 1 hafta | MOSFET, opamp, kazanç, bias, geri besleme temelleri
MOSFET, opamp, kazanç, bias, geri besleme temelleri
Hedef: Projeye başlamadan önce bilmen gereken temel analog devre kavramlarını sağlam öğrenmek.
Süre tahmini: Sprint-1 öncesi ve sırasında (ilk hafta)
İlişkili iş paketi: Tüm WP'lerin temeli
Dijital devrelerde sinyaller sadece iki değer alır: 0 ve 1. Analog devrelerde ise sinyaller sürekli değerler alır (0.3V, 0.87V, 1.24V gibi). Bu projede tasarlayacağın AFE ve BGR tamamen analog devrelerdir.
Neden önemli? Analog tasarımda:
- Gürültü (noise) doğrudan sonucu etkiler
- Eleman eşleşmesi (matching) kritiktir
- Parasitik bileşenler (parasitic) performansı ciddi ölçüde bozabilir
- Sıcaklık, besleme gerilimi ve proses varyasyonları her şeyi etkiler
Projendeki tüm aktif elemanların temelini oluşturur. İki ana tipi vardır:
NMOS (N-channel MOSFET):
- Elektron taşıyıcılı, daha hızlı
- VGS > VTH olduğunda iletir
- Pull-down ağlarında ve yükselteç giriş katlarında kullanılır
- AFE'deki yükselteç katlarının temel elemanı
PMOS (P-channel MOSFET):
- Boşluk taşıyıcılı, daha yavaş
- |VGS| > |VTH| olduğunda iletir
- Pull-up ağlarında ve aktif yük olarak kullanılır
- BGR'daki akım aynasında kullanılır
Bu kavram projede çok sık karşına çıkacak:
| Bölge | Koşul | Davranış | Projede Kullanım |
|---|---|---|---|
| Kesim (Cutoff) | VGS < VTH | İletmez | İstenmeyen durum |
| Doyum (Saturation) | VGS > VTH ve VDS ≥ VGS - VTH | Sabit akım kaynağı gibi | Yükselteçler, akım aynaları |
| Triod (Linear) | VGS > VTH ve VDS < VGS - VTH | Değişken direnç gibi | Anahtar uygulamaları |
| Subthreshold | VGS < VTH ama çok yakın | Çok düşük akım, üstel | Düşük güçlü referanslar |
Kritik Kural (BGR-07 testi): Start-up devresi hariç tüm MOS'lar doyum bölgesinde çalışmalıdır. Bu, OP analizi ile kontrol edilir.
BGR tasarımında kritik rol oynar. PDK'larda genellikle "parasitik BJT" olarak bulunur (yani özel olarak üretilmez, MOSFET yapısından oluşur).
BGR'daki rolü: BJT'nin baz-emiter gerilimi (VBE) sıcaklıkla ters orantılı değişir (~-2 mV/°C). Bu özellik, PTAT geriliminin pozitif sıcaklık katsayısıyla birleştirildiğinde sıcaklıktan bağımsız 1.25V referans üretir.
Yükselteçin çıkış sinyalini giriş sinyaline bölerek elde edilen oran. dB (desibel) cinsinden ifade edilir.
Kazanç (dB) = 20 × log₁₀(Vçıkış / Vgiriş)
Projede: CTLE'de 3-10 dB boost, opamp'ta yüksek açık döngü kazancı gerekir.
Devrenin etkili çalışabildiği frekans aralığı. -3 dB noktasında tanımlanır (kazancın yarıya düştüğü frekans).
Projede: AFE'de 8 Gbps veri hızı → minimum ~4 GHz bant genişliği gerekir. CTLE sıfır/kutup frekansları 1.5-5 GHz aralığında.
Bir yükselteçin kazancı ile bant genişliğinin çarpımı sabittir. Kazancı artırırsan bant genişliği düşer, tersi de geçerlidir.
Projede: AFE yükselteçlerde bu dengenin doğru kurulması göz kalitesini belirler.
Geri beslemeli devrelerin kararlılığını gösteren parametre. Birim kazanç frekansında (kazanç = 0 dB) fazın -180°'den ne kadar uzak olduğu.
Faz Marjı = 180° + Faz(f_unity)
| Faz Marjı | Durum |
|---|---|
| < 45° | Tehlikeli, osilasyon riski |
| 45° - 60° | Kabul edilebilir |
| > 60° | Güvenli, önerilir |
Projede: BGR opamp'ının faz marjı yeterli olmazsa PSRR bozulur ve start-up güvenilmez olur.
AC sinyallere karşı gösterilen toplam direnç. Direnç (R), kapasitans (C) ve indüktans (L) bileşenlerinden oluşur.
Projede: AFE giriş empedansı 50 Ω olmalıdır. Empedans uyumsuzluğu sinyal yansımalarına neden olur (S11 ile ölçülür).
İki iletken üzerinden birbirine ters fazlı sinyal taşıma yöntemi. VP ve VN sinyalleri birbirinin tersidir.
Avantajları:
- Ortak-mod gürültüyü bastırır (güç hattı gürültüsü, substrate gürültüsü)
- Daha yüksek sinyal salınımı (swing) sağlar
- Empedans kontrolü kolaylaşır
Projede: AFE giriş sinyali (VINP/VINN) diferansiyel olarak alınır. Terminasyon diferansiyel 50 Ω olarak uygulanır.
Çıkışın bir kısmının girişe geri gönderilmesi.
Negatif geri besleme:
- Kazancı düşürür ama kararlılığı artırır
- Bant genişliğini genişletir
- Doğrusallığı iyileştirir
- BGR'da opamp geri beslemesi ile VREF kararlılığı sağlanır
Pozitif geri besleme:
- Kazancı artırır, kararsızlık yaratabilir
- Osilatörler ve comparator'larda kullanılır
- BGR start-up devresinde dikkatli kullanılır
Transistörleri doğru çalışma bölgesinde tutmak için uygulanan sabit DC gerilim veya akım.
Neden önemli?
- Bias olmadan transistörler yükselteç olarak çalışamaz
- BGR, tüm AFE bloklarına bias akımı sağlar
- Bias ağı gürültüden korunmalıdır (kaskot yapı + filtreleme)
Projede: BGR → IREF_16U → AFE iç bloklarına bias dağıtımı. Her AFE alt bloğu (afe_bias_local) kendi yerel bias'ını BGR'dan alır.
İki (veya daha fazla) transistör kullanılarak bir referans akımının başka dallara kopyalanması.
Basit akım aynası:
VDD
|
[M1]---[M2]
| |
IREF ICOPY
| |
GND GND
M1 ve M2 aynı VGS'e sahiptir → ICOPY ≈ IREF (boyut oranına göre)
Projede: BGR'daki bgr_iref16u hücresi 16 µA referans akımı oluşturur ve akım aynaları ile AFE'ye dağıtır.
Matching kuralı: M1 ve M2'nin boyutları, yerleşimleri ve sıcaklıkları ne kadar yakınsa akım kopyalama o kadar doğru olur. Bu nedenle layout'ta common-centroid yerleşim kullanılır.
| Gürültü Tipi | Kaynak | Etkisi | Çözüm |
|---|---|---|---|
| Termal gürültü | Dirençler, MOS kanalı | Geniş bantta beyaz gürültü | Düşük empedans tasarım |
| Flicker (1/f) gürültü | MOS kapı oksit tuzakları | Düşük frekansta baskın | Büyük transistör boyutları |
| Besleme gürültüsü | VDD hattı dalgalanmaları | VREF ve bias bozulması | PSRR, kaskot, filtreleme |
| Substrate gürültüsü | Dijital bloklar, ESD | Analog sinyal bozulması | Guard ring izolasyonu |
Aşağıdaki soruları cevaplayabiliyorsan hazırsın:
→ Adım 2: Proje ve Şartname Analizi
İlgili sözlük terimleri: MOSFET, NMOS, PMOS, BJT, VBE, VGS, VTH, Doyum, Subthreshold, Opamp, Akım Aynası, Kaskot, Diferansiyel, Empedans, Kazanç, Bant Genişliği, Faz Marjı, Bias, Gürültü
Detaylı açıklamalar için → TERIMLER_SOZLUGU.md
Bu adim, AFE ve BGR tarafinda kullanacagin analog dusunme temelini kurar. Temel kavramlar net olursa sonraki teknik kararlar daha hizli ve dogru olur.
AFE ve BGR icindeki transistor, bias ve gain kararlarinin zemini bu adimdir.
Dogru temel, simulasyon sonuclarini yorumlama kaliteni artirir.
Temel zayif kalirsa tum adimlarda revizyon ve sure kaybi artar.
Uygulama Notu: Devreyi incelerken her zaman: calisma bolgesi -> bias -> frekans cevabi sirasi ile ilerle.
Konuya nereden başlayacağını, hangi sırayla ilerleyeceğini ve bu adımın gerçekten kapanıp kapanmadığını hızlıca gör.
Cevabi secip Cevabi Kontrol Et butonuna bas. Yanlis secimlerde tum siklarin altindaki aciklamalar otomatik acilir.
1. Analog tasarimda transistorun doyum bolgesinde kalmasi neden kritik?
2. Analog Tasarım Temelleri adiminda ogrendigini projeye tasimak icin ilk yapman gereken nedir?