Adım 4: AFE Tasarım Rehberi

Hedef: AFE (Analog Front-End) bloğunun mimarisini, her alt bloğunu ve tasarım parametrelerini derinlemesine öğrenmek.
Süre: Sprint-2 (24 Şubat - 7 Mart 2026) şematik ilk versiyon + Sprint-4 (17 Mart - 5 Nisan) ince ayar
İlişkili iş paketi: WP-1 (AFE devre tasarımı)
Çıkış kriteri: TT/27°C altında kaba hedeflere yaklaşım (Sprint-2), şartname metriklerinin çoğu Pass/Margin (Sprint-4)

4.1 AFE Nedir ve Ne Yapar?

AFE = Analog Front-End = Analog Ön-Uç

Yüksek hızlı seri veri iletişiminde alıcı tarafındaki ilk analog sinyal işleme bloğudur. Kanal (bakır hat, PCB izi) sinyali zayıflatır ve bozar; AFE'nin görevi bu zayıf ve bozulmuş sinyali tekrar okunabilir hale getirmektir.

AFE'nin Giriş-Çıkış Özeti

Giriş: Kanal çıkışından gelen zayıf, bozulmuş diferansiyel sinyal (VINP/VINN)
         ↓
       [AFE İşleme: Terminasyon → Eşitleme → Güçlendirme]
         ↓
Çıkış: Karar verici (slicer) girişine temiz, güçlendirilmiş sinyal (20 fF yüke)

Kanal Kaybı Problemi

Veri kanalı yüksek frekans bileşenlerini daha fazla zayıflatır. Bu durum göz diyagramını kapatır.

CTLE bu frekans bağımlı kaybı telafi eder: düşük frekansta az kazanç, yüksek frekansta çok kazanç verir.

4.2 AFE Sinyal Zinciri (Blok Blok)

[VINP/VINN] → [ESD+Pad] → [50Ω Rterm] → [CTLE] → [Amp Stage1] → [Amp Stage2] → [20fF Cload]
                                            ↑
                                     AFE_Config<0>
                                     (mod seçimi)

Blok 1: ESD + Pad (Giriş Koruması)

Cadence hücresi: pad + giriş koruma katmanı

Ne yapar: Statik elektrik boşalmasına (ESD) karşı giriş pinlerini korur. Pad, chip'in dış dünyayla fiziksel bağlantı noktasıdır.

Dikkat edilecekler:
- ESD yapıları parasitik kapasitans ekler (tipik 50-200 fF)
- Bu kapasitans AFE bant genişliğini sınırlar
- Pad ve ESD konfigürasyonu layout'ta en başta dondurulmalıdır
- ESD + terminasyon birlikte optimize edilmelidir

Blok 2: Diferansiyel Terminasyon (Rterm = 50 Ω)

Cadence hücresi: afe_input_termination (afe_top içinde)

Ne yapar: Kanal empedansına uyum sağlayarak sinyal yansımalarını minimumda tutar. Diferansiyel 50 Ω hedeflenir.

Neden önemli:
- Empedans uyumsuzluğu → sinyal yansıması → S11 bozulur
- S11 < -10 dB → yansımanın %10'dan az olması demek
- Terminasyon direnci frequency-dependent (frekansa bağlı) olmamalı

S11 hesabı:

S11 (dB) = 20 × log₁₀(|Zin - Z0| / |Zin + Z0|)

Zin = giriş empedansı
Z0  = kanal empedansı (50 Ω)

Hedef: S11 < -10 dB  →  |Zin - 50| / |Zin + 50| < 0.316
       S11 < -12 dB  →  |Zin - 50| / |Zin + 50| < 0.251  (tasarım hedefi)

Blok 3: Programlanabilir CTLE (afe_ctle_prog)

Cadence hücresi: afe_ctle_prog

Ne yapar: Kanal kaybının frekans bağımlı zayıflamasını telafi eder. Yüksek frekanslarda daha fazla kazanç vererek göz diyagramını açar.

Çalışma prensibi:
- Transfer fonksiyonunda bir sıfır (zero) ve bir kutup (pole) yerleştirilir
- Sıfır frekansı < Kutup frekansı → arada boost bölgesi oluşur
- Sıfır/kutup frekansı: ~1.5-5 GHz aralığında ayarlanabilir
- Boost miktarı: ~3-10 dB aralığında

AFE_Config<0> ile Mod Seçimi:

Neden programlanabilir?
Tek topoloji ile iki farklı kanal senaryosuna uyum sağlar. AFE-08 testinde her iki mod ayrı ayrı doğrulanır.

CTLE transfer fonksiyonu (basitleştirilmiş):

H(s) = A₀ × (1 + s/ωz) / (1 + s/ωp)

ωz = sıfır frekansı (2π × fz)
ωp = kutup frekansı (2π × fp)
A₀ = DC kazanç

Boost = 20 × log₁₀(fp / fz) dB

Blok 4: Birinci Kademe Yükselteç (afe_amp_stage1)

Cadence hücresi: afe_amp_stage1

Ne yapar: CTLE çıkışındaki sinyali geniş bant kazançla güçlendirir.

Tasarım gereksinimleri:
- Geniş bant genişliği (≥ 4 GHz)
- Yeterli kazanç (karar verici girişinde göz yüksekliği sağlayacak kadar)
- Doğrusal çalışma (sinyali bozmadan güçlendirme)
- Diferansiyel yapı (ortak-mod gürültü bastırma)

Blok 5: İkinci Kademe Yükselteç (afe_amp_stage2)

Cadence hücresi: afe_amp_stage2

Ne yapar: Son kademe güçlendirme ve çıkış sinyali hazırlama. Limiting/linear hibrit çalışır.

Limiting amplifier nedir?
- Küçük giriş sinyallerinde doğrusal kazanç verir
- Büyük giriş sinyallerinde çıkışı sınırlar (limiter)
- Geniş giriş dinamik aralığında çalışabilir

Blok 6: Yerel Bias (afe_bias_local)

Cadence hücresi: afe_bias_local

Ne yapar: BGR'dan gelen IREF_16U referans akımını alarak AFE iç bloklarının gerektirdiği bias gerilim ve akımlarını üretir.

Dikkat: Bias hatları sinyal hatlarından fiziksel olarak ayrılmalıdır (routing kuralı).

4.3 AFE Performans Metrikleri Detay

Göz Yüksekliği (Eye Height)

Nedir: Göz diyagramında dikey açıklık. Karar verici devresinin "0" ve "1" arasını ayırt edebilme kapasitesini belirler.

Ölçüm:
1. PRBS veri akışıyla transient simülasyon çalıştır
2. Tüm bit geçişlerini üst üste bindirerek eye diyagramı oluştur
3. Göz açıklığının merkezindeki dikey mesafeyi ölç

Değerler:
- Şartname: 250 mVpp,diff ±10% (yani 225-275 mVpp aralığı)
- Tasarım hedefi: ≥ 290 mVpp,diff (post-layout düşüşüne tampon)

Göz Genişliği (Eye Width)

Nedir: Göz diyagramında yatay açıklık. Zamanlama hatası (jitter) marjını belirler.

Ölçüm: Eye diyagramının merkez yüksekliğinde yatay açıklık.

Değerler:
- Şartname: ≥ 0.35 UI
- Tasarım hedefi: ≥ 0.42 UI
- 8 Gbps'de 1 UI = 125 ps → 0.35 UI = 43.75 ps, 0.42 UI = 52.5 ps

S11 (Giriş Yansıma)

Nedir: Giriş portundan yansıyan sinyal gücünün gelen sinyal gücüne oranı.

Ölçüm: AC sweep ile 0-4 GHz arasında 100 MHz adımla port analizi.

Değerler:
- Şartname: < -10 dB (tüm bantta)
- Tasarım hedefi: < -12 dB

4.4 AFE Doğrulama Test Matrisi

4.5 AFE Tasarım İpuçları

CTLE Ayar Stratejisi

1. Önce 10 dB kanal kaybı modunu optimize et (daha kolay)
2. Sonra 20 dB moduna geç ve boost'u artır
3. Her iki modda da göz kriterlerini kontrol et
4. AFE_Config<0> geçişinde kararsızlık olmadığını doğrula

Yükselteç Kademe Stratejisi

1. Stage 1: Geniş bant kazanç odaklı
2. Stage 2: Çıkış swing ve limiting davranış odaklı
3. İki kademe arasında DC çalışma noktası uyumu sağla

Risk Yönetimi (R1: Post-Layout Düşüş)

• Şematikte göz yüksekliği ≥ 290 mVpp hedefle (40 mVpp tampon)
• Şematikte göz genişliği ≥ 0.42 UI hedefle (0.07 UI tampon)
• Layout'ta simetrik yerleşim, kısa kritik hatlar
• PEX iterasyonu için takvimde 2-3 hafta tampon

4.6 Bu Adımı Tamamladığını Nasıl Anlarsın?

• [ ] AFE sinyal zincirindeki 6 bloğu sırayla sayabilir misin?
• [ ] CTLE neden gerekli, transfer fonksiyonunu yazabilir misin?
• [ ] AFE_Config<0> ile iki mod arasındaki farkı açıklayabilir misin?
• [ ] Göz yüksekliği ve genişliği nasıl ölçülür?
• [ ] S11'in fiziksel anlamı nedir ve nasıl iyileştirilir?
• [ ] AFE-01'den AFE-08'e tüm testleri ve geçme kriterlerini yazabilir misin?

Sonraki Adım

→ Adım 5: BGR Tasarım Rehberi

İlgili sözlük terimleri: AFE, CTLE, NRZ, PRBS, UI, Eye Diagram, S11, S-Parametre, Rterm, Cload, ESD, AFE_Config, Kanal Kaybı, Boost, Kutup ve Sıfır, Diferansiyel, Empedans, Swing, Limiting Amplifier, Karar Verici, Bias
Detaylı açıklamalar için → TERIMLER_SOZLUGU.md