Adım 2: Proje Tanıma ve Şartname Analizi

Hedef: Yarışmanın ne istediğini tam olarak anlamak, her şartname kriterini öğrenmek ve başarı bütçesini kavramak.
Süre: Sprint-1 (13-23 Şubat 2026)
İlişkili iş paketi: WP-1, WP-2, WP-5
Çıkış kriteri: Mimari donduruldu, şartname-kriter matrisi hazır

2.1 Proje Genel Tanıtımı: AETHER-RX8

Proje adı: AETHER-RX8
Yarışma: Teknofest 2026 Analog Çip Tasarım Yarışması
Amaç: 8 Gbps hızında çalışan bir alıcı analog ön-uç (AFE) ve 1.25V referans gerilimi üreten bant aralığı referans (BGR) devresi tasarlamak.

İki Ana Blok

Blok	Tam Adı	Görevi	Cadence Üst Hücresi
AFE	Analog Front-End	Kanaldan gelen zayıf 8 Gbps sinyali eşitleme, terminasyon ve güçlendirme	afe_top
BGR	Bandgap Reference	Sıcaklık ve beslemeden bağımsız 1.25V referans + 16µA bias akımı üretme	bgr_core

Üst seviye entegrasyon: chip_top_afe_bgr (AETHER_TOP_LIB içinde)

Bloklar Arası Bağlantı

         VDD (1.8V)
           │
     ┌─────┴─────┐
     │            │
   [BGR]        [AFE]
     │            │
   VREF_1P25    VINP/VINN (kanal çıkışı)
   IREF_16U       │
     │          AFE_Config<0> (mod seçimi)
     └────────────┘
           │
     bias dağıtımı
           │
         GND

BGR → AFE'ye bias akımı sağlar. AFE bu bias ile iç bloklarını çalıştırır.

2.2 Tüm Şartname Kriterleri (İster Tablosu)

AFE Şartname İsterleri

ID	İster	Şartname Sınırı	Tasarım Hedefi (Marjlı)	Ölçüm Yöntemi
AFE-01	Veri hızı	8 Gbps NRZ	≥ 8 Gbps	Transient + PRBS
AFE-02	Kanal kaybı altında çalışma	10/20 dB @ 4 GHz	İki durumda da pass	Kanal model + transient
AFE-03	Giriş terminasyonu	50 Ω	50 Ω tolerans içinde	AC/port analizi
AFE-04	S11 (giriş yansıma)	< -10 dB (0-4 GHz)	< -12 dB	AC sweep, 100 MHz adım
AFE-05	Göz yüksekliği	250 mVpp,diff ±10%	≥ 290 mVpp,diff	Eye ölçümü (PRBS)
AFE-06	Göz genişliği	≥ 0.35 UI	≥ 0.42 UI	Eye ölçümü
AFE-07	20 fF yük altında sürüş	Kriterler korunur	Pass	Transient
AFE-08	Mod geçişi	AFE_Config<0> ile 2 mod	İki mod için ayrı optimum	Param sweep

BGR Şartname İsterleri

ID	İster	Şartname Sınırı	Tasarım Hedefi (Marjlı)	Ölçüm Yöntemi
BGR-01	Referans gerilimi	1.25 V	1.25 V yakın çevre	DC operating point
BGR-02	Referans akımı	16 µA	16 µA yakın çevre	DC current ölçümü
BGR-03	Sıcaklık katsayısı (TC)	≤ 15 ppm/°C	≤ 10 ppm/°C	Temp sweep -40..125°C
BGR-04	Line regulation	Minimum değişim	VREF kararlılığı	VDD sweep 1.62..1.98V
BGR-05	Start-up	Güvenli başlatma	Her açılışta doğru denge	Transient power-on
BGR-06	PSRR	< 0 dB (1 Hz-10 GHz)	≤ -8dB @1kHz, ≤-3dB @10MHz	AC injection
BGR-07	Çalışma bölgesi	MOS'lar doyumda	Start-up hariç tamamı	OP analizi

Post-Layout ve Signoff İsterleri

ID	İster	Geçme Kriteri
PL-01	AFE post-layout	AFE-01..AFE-08 kriterleri korunur
PL-02	BGR post-layout	BGR-01..BGR-07 kriterleri korunur
PL-03	DRC	0 kritik hata
PL-04	LVS	Match
PL-05	Sch vs PEX fark analizi	Fark tablosu raporlanır

2.3 Tasarım Marjı Bütçesi: Neden Hedefler Şartnameden Yüksek?

Post-layout (PEX) aşamasında parasitik direnç ve kapasitans ekleneceğinden, şematik performansı düşecektir. Bu düşüşü absorbe etmek için tasarım hedefleri şartnameden marjlı tutulur.

Kriter	Şartname	Tasarım Hedefi	Marj
Göz yüksekliği	250 mVpp	≥ 290 mVpp	+40 mVpp (post-layout tamponu)
Göz genişliği	0.35 UI	≥ 0.42 UI	+0.07 UI
S11	< -10 dB	< -12 dB	-2 dB
BGR TC	≤ 15 ppm/°C	≤ 10 ppm/°C	-5 ppm/°C
BGR PSRR @1kHz	< 0 dB	≤ -8 dB	-8 dB

Altın Kural: Şematikte marjlı tasarım yap → Layout'ta parasitikler marjı yer → Post-layout'ta şartname hâlâ sağlanır.

2.4 Nominal Çalışma Koşulları

Parametre	Değer	Açıklama
Proses köşesi	TT (Typical-Typical)	NMOS ve PMOS tipik
Sıcaklık	27°C	Oda sıcaklığı
VDD	1.8V	Nominal besleme
PDK elemanları	Zorunlu	İdeal eleman kullanılamaz

Birincilik için ek köşeler:
- SS (Slow-Slow) ve FF (Fast-Fast) corner'ları
- Monte Carlo: 100-200 örnek (BGR VREF, IREF, TC)
- VDD sweep: 1.62V - 1.98V (±10% tolerans)
- Sıcaklık sweep: -40°C - 125°C

2.5 Kritik Yarışma Tarihleri

Teslim	Tarih	İçerik	Sayfa Limiti
ÖTR	16 Mart 2026, 17:00	Mimari seçim + test planı + takvim	9 sayfa
DTR	15 Mayıs 2026, 17:00	Detay tasarım + simülasyon sonuçları + post-layout	30 sayfa
Nihai Teslim	31 Temmuz 2026, 17:00	GDS + signoff paketi + sunum	-

2.6 Değerlendirme Puan Stratejisi

Jüri nelere bakar ve puan nasıl kazanılır:

Zorunlu Kapanış (Temel Puan)

Tüm isterler (AFE-01..08, BGR-01..07) şematik seviyede pass → Temel puan
Post-layout (PEX) sonrası tüm isterler pass → Kritik puan artışı
DRC/LVS 0 hata → Signoff zorunlu puanı

Birincilik Farkı (Ek Puan)

SS/FF corner sonuçları → Robustness kanıtı
Monte Carlo dağılımı (VREF, IREF, TC) → İstatistiksel güvenilirlik
Sch vs PEX karşılaştırma tablosu → Tasarımcı hakimiyeti
Alternatif topoloji kıyaslaması → Teknik derinlik
Rapor kalitesi → Her ister için Pass/Margin/Risk durumu, neden-sonuç analizi

En Büyük Puan Kaybı Nedenleri

İster ile test arasındaki bağın raporda kurulamaması
Şematik vs post-layout karşılaştırmasının yapılmaması
Tasarım kararlarının teknik gerekçesinin verilmemesi
DRC/LVS hatalarının temizlenmemesi

2.7 İzlenebilirlik (Traceability) Sistemi

Her ister (requirement) → Bir test (testbench) → Bir sonuç (pass/fail) zincirine sahip olmalıdır.

İster (AFE-05) → Testbench (tb_afe_eye) → Analiz (Transient + PRBS) → Metrik (Eye height) → Sınır (≥250 mVpp) → Durum (Pass/Margin/Risk)

Bu zincir artifacts/ister_izlenebilirlik.csv dosyasında takip edilir ve ÖTR/DTR raporlarında sunulur.

2.8 Bu Adımı Tamamladığını Nasıl Anlarsın?

[ ] AFE'nin 8 şartname isterini ezbere sayabilir misin?
[ ] BGR'nin 7 şartname isterini ezbere sayabilir misin?
[ ] Tasarım marjı neden gerekli, bir örnekle açıklayabilir misin?
[ ] Post-layout kapanış testlerini (PL-01..05) açıklayabilir misin?
[ ] ÖTR ve DTR tarihlerini ve sayfa limitlerini bilir misin?
[ ] Birincilik için hangi ek testler yapılmalı?

Sonraki Adım

→ Adım 3: Cadence Ortamı ve Araç Zinciri

İlgili sözlük terimleri: AFE, BGR, NRZ, UI, Eye Diagram, S11, PSRR, TC, Line Regulation, IREF, Marj, TT Corner, SS/FF Corner, PEX, DRC, LVS, ÖTR, DTR, İster, İzlenebilirlik, Şartname, PDK
Detaylı açıklamalar için → TERIMLER_SOZLUGU.md

AdÄ±m 2: Proje ve Şartname Analizi

Proje ve Şartname Analizi